[发明专利]制造闪速单元的方法

权利要求书

1.一种制造半导体器件的闪速单元的方法，包括：

在半导体衬底上方形成包括隧道氧化膜、浮栅、氧化物/氮化物/氧化物(ONO)膜和控制栅极的栅极图样；

在所述栅极图样上方形成硬质掩模图样；

在包括所述栅极图样和所述硬质掩模的所述半导体衬底的整个表面上方形成保护膜；以及然后

通过实施蒸汽处理室(VPC)工艺至少去除所述硬质掩模。

2.根据权利要求1所述的方法，其中，所述硬质掩模图样由正硅酸乙酯(TEOS)形成。

3.根据权利要求1所述的方法，其中，所述硬质掩模图样由氮化物形成。

4.根据权利要求1所述的方法，其中，所述保护膜由氧化硅(SiO₂)膜形成。

5.根据权利要求4所述的方法，其中，所述氧化硅(SiO₂)膜具有在大约100埃到200埃之间范围内的厚度。

6.根据权利要求1所述的方法，其中，所述保护膜包括氮化硅(Si₃N₄)膜。

7.根据权利要求6所述的方法，其中，所述氮化硅(Si₃N₄)膜具有在大约100埃到200埃之间范围内的厚度。

8.根据权利要求1所述的方法，其中，所述保护膜具有在大约100埃到200埃之间范围内的厚度。

9.根据权利要求1所述的方法，其中，通过实施中温氧化物(MTO)工艺来实现形成所述保护膜。

10.根据权利要求9所述的方法，其中，实施所述MTO工艺包括在大约600℃到700℃之间范围内的温度下使用硅烷气体来沉积所述保护膜。

11.根据权利要求1所述的方法，其中，通过实施低温氧化物(LTO)工艺来实现形成所述保护膜。

12.根据权利要求11所述的方法，其中，实施所述LTO工艺包括在大约300℃到500℃之间范围内的温度下使用二氯硅烷(DCS)气体来沉积所述保护膜。

13.根据权利要求1所述的方法，其中，至少去除所述硬质掩模包括使用氟化氢(HF)蒸汽来实施所述蒸汽处理室(VPC)工艺。

14.根据权利要求1所述的方法，其中，形成所述保护膜包括在所述硬质掩模图样的最上表面以及在所述硬质掩模图样和所述栅极图样的侧壁上方沉积所述保护膜。

15.根据权利要求1所述的方法，其中，形成所述栅极图样包括：

在所述半导体衬底上方顺序形成所述隧道氧化膜、所述浮栅多晶硅、所述ONO膜和所述控制栅极多晶硅；

在所述控制栅极多晶硅的最上表面上方形成硬质掩模；

在所述硬质掩模上方形成光刻胶图样；

使用所述光刻胶图样作为蚀刻掩模来蚀刻所述硬质掩模以形成所述硬质掩模图样；

去除所述光刻胶图样；以及然后

使用所述硬质掩模图样作为掩模来顺序蚀刻所述控制栅极多晶硅、所述ONO膜、所述浮栅多晶硅和所述隧道氧化膜。

16.一种制造闪速单元的方法，包括：

在半导体衬底上方形成栅极图样；

在所述栅极图样的上方并且接触所述栅极图样的最上表面形成硬质掩模图样；

在所述半导体衬底的整个表面上方形成硅膜作为保护膜以便所述硅膜形成在所述硬质掩模图样的最上表面上方以及同样形成在所述硬质掩模图样和所述栅极图样的侧壁上方；以及然后

去除所述硅膜和所述硬质掩模。

17.根据权利要求16所述的方法，其中，形成所述硅膜包括通过在大约600℃到700℃之间范围内的温度下使用硅烷气体实施中温氧化物(MTO)工艺来沉积具有厚度在大约100埃到200埃之间范围内的氧化硅(SiO₂)。

18.根据权利要求16所述的方法，其中，形成所述硅膜包括通过在大约300℃到500℃之间范围内的温度下使用二氯硅烷(DCS)气体实施低温氧化物(LTO)工艺来沉积具有厚度在大约100埃到200埃之间范围内的氮化硅(Si₃N₄)。