[发明专利]阻断半导体差排缺陷的方法无效
申请号: | 200810167630.2 | 申请日: | 2008-10-21 |
公开(公告)号: | CN101728244A | 公开(公告)日: | 2010-06-09 |
发明(设计)人: | 吴芃逸;黄世晟;涂博闵;叶颖超;林文禹;詹世雄 | 申请(专利权)人: | 先进开发光电股份有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/20;H01L33/00 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 陈晨;张浴月 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阻断 半导体 缺陷 方法 | ||
技术领域
本发明涉及一种阻断半导体差排缺陷的方法。
背景技术
目前常见的固态半导体装置,大致上有发光二极管(Light Emitting Diode,LED)、激光二极管(Laser Diode)或半导体射频等装置。一般而言,前述的发光二极管、激光二极管或半导体射频装置,是由一外延衬底与一形成于外延衬底上的半导体元件(例如:射频元件,或是含有p-n接合的发光元件)所构成。
举例来说,基本的蓝光或绿光发光二极管结构,是由一蓝宝石(sapphire)衬底、一形成于蓝宝石衬底上的缓冲层(buffer layer)、一形成于缓冲层上的N型氮化镓(GaN)半导体层、一局部覆盖N型氮化镓半导体层的发光层(active layer)、一形成于发光层上的P型氮化镓半导体层、与两个分别形成于上述半导体层上的接触电极所构成。
影响发光二极管的发光效率的因素分别有内部量子效率(internalquantum efficiency)及外部(external)量子效率,其中构成低内部量子效率的主要原因,则是形成于发光层中的差排(dislocation)量。然而,蓝宝石衬底与氮化镓两者材料间存在相当大的晶格不匹配(lattice mismatch)的问题,因此,在外延过程中也同时地构成了大量的贯穿式差排(threadingdislocation)。
请参阅图1A,其为中国台湾专利公告案号TW 561632提出的一种半导体发光元件,其包含一蓝宝石衬底10、一形成于蓝宝石衬底10上的N型半导体层11、一形成于N型半导体层11并可产生一预定波长范围光源的发光层12,与一形成在发光层12上的P型半导体层13。
蓝宝石衬底10的一上表面利用光刻(photolithography)设备及反应式离子蚀刻(reactive ion etching,RIE)形成有多个呈周期性变化地排列的凹部14,以使蓝宝石衬底10上的N型半导体层11不产生结晶缺陷(crystal defect)地填满每一个凹部14。其中,每一个凹部14的深度与尺寸分别是1μm与10μm,并借由每一个凹部14的一中心界定出一10μm的间距。
A.Bell,R.Liu,F.A.Ponce,H.Amano,I.Akasaki,D.Cherns等人于Applied Physics Letters,vol.82,No.3,pp.349-351中,揭示一种成长于图案化蓝宝石衬底上掺杂镁的氮化铝镓的发光特性极其显微结构。此一文中说明利用光刻工艺及反应式离子蚀刻等黄光工艺,制得一由多个条状沟槽所构成的图案化蓝宝石(patterned sapphire)衬底,并于图案化蓝宝石衬底上形成一掺杂镁的氮化铝镓外延层,其中,直接形成于条状沟槽之间平台上的外延层含有大量的贯穿式差排,而悬置于每一条状沟槽处上方的横向外延(epitaxiallateral overgrowth,ELOG)层则构成了一无缺陷区。
此外,Shulij Nakamura,Masayuki Senoh,Shinichi Nagahama,NaruhitoIwasa,Takao Tamada等日亚化工的研究员于Appl.Phys.Lett.72(2),211-213中,揭示一种具有成长于横向外延氮化镓基材上的调变掺杂应变层超晶格(modulation-doped strained-layer superlattices)的激光二极管。请参阅图1B,文中说明于一蓝宝石衬底90上依序形成一缓冲层91与一2μm厚的氮化镓层92后,进一步地借由光刻工艺于氮化镓层92上形成多个厚度为0.1μm的氧化硅层93,且借由相邻的氧化硅层93构成多个4μm宽的条状窗口94以定义出形成于氮化镓层92上的掩模(SiO2 mask),最后,依序地于掩模上利用双喷流有机金属化学气相沉积法(two flow MOCVD)形成一N型氮化镓层95以完成后续的元件工艺。
日亚化工的研究员利用非晶质(amorphous)掩模,致使形成于窗口94处的垂直外延层横向地合并以构成形成于掩模上方的横向外延层,借此达到降低差排密度的目的。
前面所提及的专利前述申请及论文文献,虽然可以降低于外延过程中形成于外延层内的贯穿式差排,但,由于上述的凹部或窗口均为规律式排列,并无法完全针对差排缺陷作阻绝。
因此,如何在外延过程中降低差排缺陷密度以改善外延层的光学特性,乃是目前研究开发外延相关行业的技术人员所需克服的一大难题。
发明内容
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于先进开发光电股份有限公司,未经先进开发光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810167630.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:复合基片、等离子显示屏以及它们的制造方法
- 下一篇:真空缓冲装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造