[发明专利]存储器元件及其制造方法、半导体元件

权利要求书

1.一种存储器元件，设置于基底上，该基底包括存储单元区与选择单元区，该存储器元件包括：

多个隔离结构，设置于该基底中；

存储单元，设置于该存储单元区，包括依序设置于该基底上的穿隧介电层、浮置栅极、栅间介电层和控制栅极；

选择单元，设置于该选择单元区，包括依序设置于该基底上的栅介电层、第一导体层和第二导体层；以及

电荷陷入层，设置于该选择单元区，其中该电荷陷入层中具有一开口使该第二导体层电连接该第一导体层，且该电荷陷入层至少覆盖所述隔离结构与该第一导体层之间的界面。

2.如权利要求1所述的存储器元件，其中该电荷陷入层的材质是选自氮化硅、氮氧化硅、三氧化二铝、氧化铪与氧化锆构成的组中的一种。

3.如权利要求1所述的存储器元件，其中该电荷陷入层为氧化硅/氮化硅/氧化硅层。

4.如权利要求1所述的存储器元件，其中该电荷陷入层与该栅间介电层的材质相同。

5.如权利要求1所述的存储器元件，其中该第一导体层与该浮置栅极的材质相同。

6.如权利要求1所述的存储器元件，其中该第二导体层与该控制栅极的材质相同。

7.一种存储器元件的制造方法，包括：

提供基底，该基底包括存储单元区与选择单元区，且该基底中已形成有多个隔离结构，在相邻的所述隔离结构之间的该基底上已形成有介电层与第一导体层；

于该基底上形成电荷陷入层；

移除该选择单元区中的部分该电荷陷入层，以形成暴露该第一导体层的第一开口，其中该选择单元区中残留的该电荷陷入层至少覆盖所述隔离结构与该第一导体层之间的界面；

于该基底上形成第二导体层；以及

图案化该第二导体层、该电荷陷入层、该第一导体层与该介电层，以于该存储单元区形成存储单元，并于该选择单元区形成选择单元。

8.如权利要求7所述的存储器元件的制造方法，其中该电荷陷入层的材质是选自氮化硅、氮氧化硅、三氧化二铝、氧化铪与氧化锆构成的组种的一种。

9.如权利要求7所述的存储器元件的制造方法，其中该电荷陷入层为氧化硅/氮化硅/氧化硅层。

10.如权利要求7所述的存储器元件的制造方法，其中该存储单元中的该电荷陷入层作为栅间介电层。

11.如权利要求7所述的存储器元件的制造方法，其中于该基底中形成所述隔离结构，以及在相邻的所述隔离结构之间的该基底上形成该介电层与该第一导体层的步骤包括：

于该基底上形成介电材料层、导体材料层与掩模层；

图案化该掩模层、该导体材料层、该介电材料层与该基底，以于该基底中形成多个沟渠；

于所述沟渠中填入绝缘材料层；以及

移除部分该绝缘材料层与该掩模层，以形成所述隔离结构。

12.如权利要求7所述的存储器元件的制造方法，其中该基底还包括周边电路区，该方法还包括：

在移除该选择单元区中的部分该电荷陷入层的步骤中，同时移除该周边电路区中的部分该电荷陷入层，且该周边电路区中残留的该电荷陷入层至少覆盖所述隔离结构与该第一导体层之间的界面；以及

在图案化该第二导体层、该电荷陷入层、该第一导体层与该介电层的步骤中，同时于该周边电路区形成半导体元件。

13.一种半导体元件，设置于基底上，包括：

二隔离结构，设置于该基底中；

第二导体层，设置于该基底上，跨过该二隔离结构；

第一导体层，设置于该二隔离结构之间，且位于该第二导体层与该基底之间，该第一导体层电连接该第二导体层；

电荷陷入层，设置于该基底上，且至少覆盖该二隔离结构与该第一导体层之间的界面；以及

栅介电层，设置于该第一导体层与该基底之间。

14.如权利要求13所述的半导体元件，其中该电荷陷入层的材质是选自氮化硅、氮氧化硅、三氧化二铝、氧化铪与氧化锆构成的组中的一种。

15.如权利要求13所述的半导体元件，其中该电荷陷入层为氧化硅/氮化硅/氧化硅层。