[发明专利]散热型半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是涉及一种具良好散热性的散热型半导体封装件及其制法。

背景技术

传统导线架式半导体封装件是在一导线架的芯片座上接置一半导体芯片，再利用打线及封胶作业，以形成用于包覆焊线及该半导体芯片的封装胶体；其中用以包覆芯片的封装胶体多为散热性差的环氧树脂(Epoxy Resin)类的材料，因此半导体芯片在运行时所产生的热量将无法经由封装胶体有效散发至外界，造成热量散发效率不佳，进而影响到半导体芯片的性能。

请参阅图1，为解决前述传统导线架式半导体封装件的散热问题，业界遂发展出一种具外露芯片座的半导体封装件，其是将半导体芯片11利用银胶13粘置于导线架12的芯片座121上，再进行打线及封胶作业，以使该半导体芯片11通过焊线14电性连接至该导线架12的导脚122，并形成包覆该焊线14及半导体芯片11的封装胶体15，其中相比于传统导线架式半导体封装件最大的差异是使该导线架12的芯片座121外露出该封装胶体15，以形成具外露芯片座的半导体封装件，后续即可将该具外露芯片座的半导体封装件通过焊锡16电性连接至一电路板17上，并使该外露的芯片座121通过该焊锡16而接置于该电路板17的一接地面(ground plane)171上，进而使该半导体芯片11运行时所产生的热量得以通过该芯片座121而传导至该接地面171，以有效解决传统导线架式半导体封装件散热不佳问题。该种具外露芯片座的半导体封装件技术可参见美国专利第5,252,783、5,594,234、6,143,981、6,583,499、6,661,083、6,818,973及6,400,004号。

然而前述具外露芯片座的半导体封装件仍存在着许多问题，主要是因为前述半导体芯片运行时所产生的热量传递路径是经由芯片表面、芯片硅基板、银胶、芯片座、焊锡至电路板的接地面，以进行热量的散发，但是该热量散发途径中所通过各元件的彼此间界面均构成影响热量散发的热阻(thermal resistance)，其中该芯片(硅基板)的热阻约为0.5℃/W，芯片座(主要材料为铜)的热阻约为0.1℃/W，而银胶的热阻约为10～40℃/W，且该热阻(R)的计算公式为R＝L/(KA)，其中该L代表热量通过的元件厚度，A代表热量通过的元件面积，K代表导热系数(thermal conductivity)，由该计算公式中明显可知，当L(热量通过的元件厚度)愈大时，热阻愈高，愈不利于散热。

因此，如何有效减少半导体芯片热量通过的元件厚度，即可有效减少热阻，进而提升半导体芯片的散热效率，实为目前业界为解决半导体封装件散热问题所急待考虑的问题。

发明内容

有鉴于上述现有技术的缺点，本发明的主要目的是提供一种散热型半导体封装件及其制法，得以有效减少半导体封装件的热阻，进而提升散热效率。

为达到上述目的，本发明提供一种散热型半导体封装件，包括：导线架，该导线架具有一芯片座及设于该芯片座周围的多个导脚；金属层，布设于该芯片座上；至少一半导体芯片，接触且承载于该金属层上；焊线，电性连接该半导体芯片及该导脚；以及封装胶体，包覆该焊线、半导体芯片及部分导线架，并至少使该芯片座底面及导脚部分面积外露出该封装胶体。

该金属层可由多条金属线所构成，该金属线可经由打线机进行焊接作业所制得，另外该金属线也可经由电镀、物理沉积、化学沉积作业所制得，且该多条金属线可呈水平方向、垂直方向、斜向、交叉网状、或任意排列方式，再者该多条金属线外围所构成的面积可选择大于、等于或小于半导体芯片的平面投影面积。此外，该金属层也可由多个金属块所排列形成。构成该金属层的该金属线的线径约为0.8～1.5mils(密尔)，该金属块的厚度约为0.8～1.5mils。

该半导体芯片是通过导热粘着层粘置于该芯片座上，但是使该半导体芯片直接接触该芯片座上的金属层。

本发明还提供一种散热型半导体封装件的制法，包括：提供一导线架，该导线架具有一芯片座及设于该芯片座周围的多个导脚；在该芯片座上布设一金属层；将至少一半导体芯片粘置于该芯片座上，并使该半导体芯片直接接触该金属层；电性连接该半导体芯片及该导脚；以及形成包覆该半导体芯片及部分导线架的封装胶体，并至少使该芯片座底面及导脚部分面积外露出该封装胶体。