[发明专利]用来制作封装半导体器件的方法和系统

说明书

技术领域

本发明涉及一种用来制作封装半导体器件的方法和系统；特别的，在不暗 示丧失任何一般性的情况下，这种接着发生的处理将涉及通过用于半导体器件 的功率封装的成型的全绝缘型的生产。

背景技术

众所周知的，功率半导体器件，例如功率MOSFET，包括被设计成包封集 成相应集成电路的半导体材料管芯的塑料封装，其中一般通过成型获得塑料封 装。

例如，附图1a和1b示出了包封在封装2中的半导体器件1(特别是功率 器件)，所述封装2由塑料材料例如通常所说的JEDEC TO-220型环氧树脂制成。 半导体器件1包括半导体材料管芯3和至少部分设置于封装2中并且被设计成 支持在相同的封装2中的管芯3，以及向在管芯(3)内的集成电路的外部提供 电连接的引线框4。引线框4包括：金属板(通常称为“管芯焊盘”)5，所述金 属板5被设置得完全位于封装2中并具有顶表面5a，管芯3被耦合到所述顶表 面5a(例如，通过插入粘性材料)；以及多个从封装2中出来的引线6，例如3 个。在未示出的方式中，管芯焊盘5由具有引线6中的一个(特别地，具有设 置于中心位置的引线)的单片构成，从而形成半导体器件1的电极，并且管芯3 通过接合线与剩余的引线6电连接，所述接合线从各自的接触焊盘伸出，通过 不接触管芯焊盘5和各自的引线6的管芯3的顶表面支撑。此外封装2在其端 部(与引线6出来的端相对)具有用来例如通过螺钉或者铆钉将半导体器件1 耦合到热沉(未图示)的通孔7。在这点上，管芯焊盘5向前述的热沉传递管芯 3中的集成电路工作时产生的热量。

假定在制造半导体器件1的过程中，并且特别是在封装2成型的制造中需 要确保向热沉进行良好的热传递，并且(至少在绝缘封装的情况下)需要使管 芯焊盘5同封装2的外部电绝缘，需要保证位于管芯焊盘5下的封装的包封材 料的受控厚度(特别是与管芯焊盘5的底表面5b接触的材料的受控厚度，底表 面5b同与管芯3耦合的顶表面5a相对)。所得到的半导体器件1的热性能和电 性能甚至能根据上述的厚度相当大地改变，而这个厚度又显著的依赖于制作封 装2的技术，特别是在成型步骤中对引线框4的正确定位。如果封装材料的厚 度大于上限规定值(USL)，引线框4关于用于封装2的形成的铸模的不正确的 对准会导致热性能的退化(就热阻R_th而言)，或者如果封装材料的厚度大大低 于下限规定值(LSL)，会导致管芯焊盘5的底表面5b的暴露。如果前述厚度小 于下限规定值，在成型过程中也可能发生封装材料的不适当的流动，导致在封 装2的背面形成孔洞。

采用已知的方式，根据成型技术和所得到的封装结构，用于半导体器件的 功率封装分为“全成型”和“全绝缘”。在两种情况下，管芯3均被封装材料完全涂 覆，但是在全成型封装中，可以留下露出的金属的区域(例如，管芯焊盘5的 部分可从封装2的外部到达)，而在全绝缘封装中，需要保证完全没有暴露的金 属。有证据证明，特别是在全绝缘封装中，器件背面上存在过于薄的封装材料 层会不可恢复地危害它的性能。

因此在封装2的成型步骤中，特别是在封装材料的注入以及其随后的硬化 (聚合)过程中，有必要设置引线框4并使其位于在相应铸模内的恰当的和预设 的位置。在过去，已经提出被设计成满足该需要的多种成型工艺。

例如，所提出的技术之一设想在成型腔内使用固定管脚(所谓的“固定管脚” 技术)，所述固定管脚被固定地耦合到模具并且与管芯焊盘5的上和下表面的相 对部分邻接，由此在靠近模具时将管芯焊盘保持在期望的位置。如图2所示， 然而，一旦成型步骤结束，在相应于在成型期间被固定管脚占据的位置的位置 中，封装2具有使得管芯焊盘5暴露的孔隙10。因而这种技术能用于全成型封 装的制造，而不适于全绝缘封装的制造。

在需要制造全绝缘封装的情况下，前述工艺可以以用随后被固化的树脂化 合物填充由固定管脚留下的孔隙10(通常称为“灌封”)的最后的脱机步骤(也 就是，一种不同于成型步骤并且在成型步骤之后的步骤)来完成。图3显示了 所得到的半导体器件1，其中参考标记11表示完全封闭孔隙10的填充部。然而， 所得到的工艺有一系列缺点，其中：该制作方法持续时间较长；需要额外的设 备和相关的额外的成本；以及由于树脂化合物是形成封装主体的封装材料的外 部的材料的事实而出现可靠性问题的可能性。