[发明专利]非易失性半导体存储装置无效
| 申请号： | 200810149738.9 | 申请日： | 2008-09-19 |
| 公开（公告）号： | CN101393932A | 公开（公告）日： | 2009-03-25 |
| 发明（设计）人： | 儿玉典昭 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/49;H01L27/115;G11C16/10;G11C16/14;G11C16/26 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 陆锦华;谢丽娜 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 非易失性 半导体 存储 装置 | ||
1.一种非易失性半导体存储装置，其特征在于，
具备：在半导体基板表面上形成的源极及漏极；以及在上述源极和上述漏极之间的上述半导体基板上隔着栅极绝缘膜而形成的栅极电极，
上述栅极电极的一部分区域成为非掺杂区域，上述栅极电极的其他区域成为掺杂区域。
2.根据权利要求1所述的非易失性半导体存储装置，其特征在于，上述非掺杂区域配置在上述栅极电极中的上述源极侧或上述漏极侧的给定部分。
3.根据权利要求1所述的非易失性半导体存储装置，其特征在于，
上述掺杂区域配置在上述栅极电极中的上述源极侧或上述漏极侧的给定部分，
上述非掺杂区域配置在上述栅极电极的中央部分。
4.根据权利要求1至3中任意一项所述的非易失性半导体存储装置，其特征在于，上述非掺杂区域的一部分构成为电荷积蓄区域。
5.根据权利要求4所述的非易失性半导体存储装置，其特征在于，上述电荷积蓄区域是上述非掺杂区域中的与上述栅极绝缘膜的界面附近的给定部分。
6.根据权利要求1至5中任意一项所述的非易失性半导体存储装置，其特征在于，上述栅极电极在由上述掺杂区域和上述非掺杂区域构成的层上具有硅化物层。
7.根据权利要求6所述的非易失性半导体存储装置，其特征在于，上述栅极电极在上述硅化物层上具有金属层。
8.根据权利要求1至5中任意一项所述的非易失性半导体存储装置，其特征在于，上述栅极电极在由上述掺杂区域和上述非掺杂区域构成的层上具有金属层。
9.根据权利要求1至8中任意一项所述的非易失性半导体存储装置，其特征在于，写入动作是通过对上述栅极电极和上述漏极施加正电压，让上述非掺杂区域的一部分捕获电荷来进行的。
10.根据权利要求1至8中任意一项所述的非易失性半导体存储装置，其特征在于，读出动作是通过对上述栅极电极和上述源极施加正电压来进行的。
11.根据权利要求1至8中任意一项所述的非易失性半导体存储装置，其特征在于，消去动作是通过对上述漏极施加正电压，并且对上述栅极电极施加负电压，从而从上述非掺杂区域排出电荷来进行的。
12.根据权利要求1至11中任意一项所述的非易失性半导体存储装置，其特征在于，上述栅极电极适用于SRAM单元中的驱动晶体管或负载晶体管的栅极电极。
13.根据权利要求1至11中任意一项所述的非易失性半导体存储装置，其特征在于，
上述栅极电极适用于主单元和参考单元中的晶体管的栅极电极，
具备基于来自上述主单元的给定单元的电压和来自上述参考单元的电压而进行数据判断的比较电路。
14.根据权利要求1所述的非易失性半导体存储装置，其特征在于，上述非掺杂区域是未在多硅中注入杂质的区域，上述掺杂区域是在多硅中注入了杂质的区域。
15.根据权利要求1所述的非易失性半导体存储装置，其特征在于，上述非掺杂区域作为电荷积蓄区域起作用。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810149738.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：金属氧化物半导体晶体管及相关制造方法
- 下一篇：一种斜键启拔装置
- 同类专利
- 专利分类
