[发明专利]形成具有接纳电连接件倾斜边缘的半导体电路小片的方法

说明书

技术领域

本发明的实施例涉及低型面半导体装置及其制造方法。

背景技术

对便携式消费者电子元件的需要的显著增长正驱动对高容量存储装置的需要。非易失性半导体存储器装置(例如快闪存储器存储卡)正变得广泛用于满足对数字信息存储和交换的持续增长的需要。其便携性、多样性和结实的设计以及其高度可靠性和大容量已使得此类存储器装置理想地用于各种各样的电子装置，包含例如数码相机、数字音乐播放器、视频游戏控制台、PDA和蜂窝式电话。

尽管已知各种各样的封装配置，但快闪存储器存储卡可通常制造为封装内系统(SiP)或多芯片模块(MCM)，其中多个电路小片安装在一衬底上。衬底可通常包含刚性介电基底，其在一侧或两侧上蚀刻有导电层。电连接形成于电路小片与导电层之间，且导电层提供用于将电路小片连接到主机装置的电引线结构。一旦电路小片与衬底之间的电连接形成，便接着通常将组合件封入模制化合物中以提供保护性封装。

现有技术图1到3中展示常规半导体封装20(没有模制化合物)的横截面。典型的封装包含附着到衬底24的多个半导体电路小片22。展示两个电路小片，但可提供两个以上电路小片。一旦附着，电路小片22便可经由线结合物26线结合到衬底。已知用偏移或堆叠配置使位于彼此之上的半导体电路小片分层。在图1所示的偏移配置中，一个电路小片堆叠在另一电路小片之上，使得下部电路小片的结合垫保持暴露。偏移配置提供的优点是方便接近每一电路小片上的结合垫。然而，偏移配置允许连接离开至少底部电路小片的仅一侧。偏移还需要衬底上的较大占用面积，而在衬底上空间是非常宝贵的。

在例如图2和3所示的堆叠配置中，两个或两个以上半导体电路小片直接堆叠在彼此之上，进而与偏移配置相比占据衬底上较少的占用面积。然而，在堆叠配置中，在相邻半导体电路小片之间必须为结合线26提供空间。除了结合线26本身的高度以外，在结合线上方必须保留额外空间，因为一个电路小片的结合线26与上方的下一电路小片的接触可能导致电短路。如图2所示，已知提供绝缘间隔件30以分离电路小片并使上部电路小片与线结合物26隔离。如图3所示，替代间隔件，还已知通过将线结合物埋入相应电路小片之间的粘合剂层32内来使上部电路小片与线结合物间隔开。此类配置例如在颁予李等人的题为“多芯片模块(Multi-Chip Module)”的第6,388,313号美国专利以及颁予江等人的题为“堆叠微电子装置及其制造方法(Stacked MicroelectronicDevices and Methods ofFabricating Same)”的第7,037,756号美国专利中展示。

现有技术的堆叠配置减轻了单侧连接性和占用面积的问题。然而，存在着增加存储器模块内的存储容量的持续存在的动力。增加存储容量的一种方法是增加封装内所使用的存储器电路小片的数目。在便携式存储器封装中，可使用的电路小片的数目受到封装厚度的限制。因此，在减少封装的内含物的厚度且同时维持或甚至增加存储器密度方面存在热切的关注。图2到3所示的封装20需要间隔件层30或粘合剂层32，以便确保线结合回路在制造期间保持与下一相邻半导体电路小片的下侧间隔开且不接触。此额外厚度在具有两个以上堆叠电路小片和多个间隔件或粘合剂层的封装中甚至更成问题。图1的封装20允许电路小片直接堆叠在彼此之上，但线结合物26仍增加封装的高度，且偏移需要封装中的额外占用面积。

发明内容

本发明的实施例涉及一种形成低型面半导体封装的方法和借此形成的半导体封装。在实施例中，半导体电路小片形成有一个或一个以上倾斜边缘，导电迹线可沉积在所述倾斜边缘上以允许所述半导体电路小片耦合到另一电路小片和/或上面安装所述电路小片的衬底。在实施例中，当从晶片单一化半导体电路小片时，用相对于晶片表面成角度的锯子或激光切割电路小片，以在所述半导体电路小片上创建至少一个倾斜边缘。所述倾斜边缘可以是正或负倾斜。

一旦电路小片经单一化，便可将其安装在另一组件上，所述另一组件可以是第二半导体电路小片或例如印刷电路板等衬底。在第二组件是衬底的情况下，电路小片和衬底可通过形成导电迹线而彼此电耦合，所述导电迹线从电路小片上的接触垫、沿着正倾斜边缘向下且延伸到衬底上的结合垫。通过提供正倾斜边缘，定位于电路小片和衬底上方的迹线沉积设备能够随着设备在相应结合垫之间移动而将形成导电迹线的材料直接沉积到正倾斜边缘上。每一者具有至少一个正倾斜边缘的一个或一个以上半导体电路小片可使用此工艺安装在衬底上并电耦合到所述衬底。