[发明专利]半导体器件及其制造方法

说明书

本申请基于日本专利申请No.2007-206174，在此引入其全部内容作为参考。

技术领域

本发明涉及一种半导体器件和制造该半导体器件的方法。

背景技术

在图11A至11C和图12中示出了用于在异质结双极晶体管中形成常用的基区层的典型的传统工艺。以下将参考选择地生长用于形成基区层的SiGe的晶体进行描述。在具有n型集电区层12的衬底10上形成氧化硅膜14、p型多晶硅膜16和氮化硅膜，并且在氮化硅膜和p型多晶硅膜16中提供了凹部。此外，利用氮化硅膜覆盖该凹部的侧壁，以形成氮化硅膜18。然后，蚀刻暴露在凹部底部上的氧化硅膜14的一部分，而且，在横向方向上进行侧蚀刻，以在氧化硅膜14中提供开口(图11A)。

接下来，在高温氢气环境中移除表面中的污染物，然后经由化学气相沉积(CVD)工艺在凹部开口的底部形成基区层。对于用于这种CVD工艺的源气体可利用的化合物包括氢(H₂)、二氯甲硅烷(SiH₂Cl₂)、锗烷(GeH₄)、乙硼烷(B₂H₆)、甲基硅烷(SiH₃CH₃)等。如图11B所示，经由外延工艺在n型集电区层12上生长未掺杂的SiGe，以形成SiGe单晶层20。在这种情况下，SiGe在开口的上部形成的p型多晶硅膜16的暴露部分上生长，且暴露在包括氮化硅膜18的p型多晶硅膜16的遮护部分的下表面，从而形成SiGe多晶层30。

此外，形成掺杂有p型杂质的p型SiGe单晶层22，并在SiGe多晶层30上进一步沉积SiGe，以形成p型SiGe多晶层32(图11C)。

随后，在SiGe单晶层22上分别生长具有SiGe的可变锗比率的未掺杂的SiGe单晶层24和未掺杂的硅层26，以形成单晶生长层。在这种情况下，在p型SiGe多晶层32上还沉积了未掺杂的SiGe多晶层33和未掺杂的硅多晶层34以形成多晶层，使得该多晶层与单晶层接触，并且该多晶层还在p型多晶硅膜16和基区层(图12)之间提供了电连接，其中p型多晶硅膜16用作基区引出电极。

例如，在日本专利申请公布No.2004-193454和日本专利申请公布No.2003-188177中，描述了具有形成在提供于绝缘层中的开口内部的基区层的典型双极晶体管。其它相关技术文献包括日本专利申请公布No.2003-45885和日本专利申请公布No.2005-57171。

然而，如图12所示，由p型多晶硅膜16向下生长的多晶层在接触单晶层之后向横向方向延伸，最终直接接触在遮护部分的下表面暴露的氮化硅膜18的部分。这种接触的空间面积越大会使由于氮化硅膜和多晶层之间的热膨胀系数差异而产生的应力也越大，导致在发射极-基极结附近产生复合能级，使得很难获得稳定的电流增益。

发明内容