[发明专利]集成电路存储器器件及其制造方法

说明书

相关申请的交织参考

本申请根据35 USC§119而要求于2007年8月23日提交的韩国 专利申请No.10-2007-0084760的优先权，据此，该韩国专利申请的公 开如在此充分阐述的那样通过参考全部结合于此。

技术领域

本发明涉及一种集成电路器件和它的制造方法，尤其是涉及一种 集成电路存储器器件和它的制造方法。

背景技术

集成电路存储器器件广泛地用于许多消耗装置、工业和其它应用 中。如本领域的技术人员所公知的，集成电路存储器器件通常包含一 个或多个大的存储器单元阵列，所述一个或多个大的存储器单元阵列 通常以行和列布置。随着集成电路存储器器件的集成密度不断增加， 相邻行和/或列会更紧密地挤在一起。由于它们之间的各种不希望的耦 合，所以这样挤在一起会在相邻存储器单元当中产生干扰。

发明内容

本发明的一些实施例提供了集成电路存储器器件，该集成电路存 储器器件包括集成电路衬底和远离衬底延伸的多个半导体基架。该半 导体基架具有远离衬底的半导体顶部。至少两个相邻半导体基架具有 不同高度，以便使所述至少两个相邻半导体基架的半导体顶部远离衬 底不同距离。在具有不同高度的至少两个相邻半导体基架中的每一个 上提供相应的存储器单元。虽然该集成电路存储器器件具有高集成密 度，但是通过在具有不同高度的半导体基架上提供相邻存储器单元， 也能够减小它们之间的耦合。

在一些实施例中，多个半导体基架包括远离衬底延伸的半导体基 架的第一和第二交织阵列。半导体基架具有远离衬底的半导体顶部。 第一阵列具有第一高度而第二阵列具有不同于第一高度的第二高度。

而且，在一些实施例中，存储器单元包括NAND存储器单元。在 一些实施例中，NAND存储器单元包括其中的浮置栅极，且不同高度 是充分不同的以便使至少一个浮置栅极的底部比至少一个浮置栅极的 顶部更远离衬底。

同样，在一些实施例中，多个基架限定了在它们之间的多个沟槽， 且在多个沟槽中提供隔离层。在一些实施例中，至少三个相邻半导体 基架之间的隔离层远离衬底延伸相同距离。

根据本发明的各种实施例的NAND闪速存储器器件包括多个交替 的奇数和偶数位线和闪速存储器单元的多个奇数和偶数串，相应的奇 数和偶数串串联连接到相应的奇数和偶数位线。还提供了多个交替的 奇数和偶数半导体基架。闪速存储器单元的相应的奇数串在相应的奇 数半导体基架上且闪速存储器单元的相应的偶数串在相应的偶数半导 体基架上。多个奇数半导体基架相比于多个偶数半导体基架而具有不 同高度。

在一些实施例中，闪速存储器单元是浮置栅极NAND闪速存储器 单元，该浮置栅极NAND闪速存储器单元包括半导体基架上的隧道层、 该隧道层上的浮置栅极、该浮置栅极上的电介质层和该电介质层上的 控制栅极。在一些实施例中，电介质层沿着浮置栅极的顶部延伸但不 沿着它的侧壁延伸。在其它实施例中，电介质层沿着浮置栅极的顶部 延伸且进一步沿着它的侧壁延伸。而且，在一些实施例中，不同高度 是充分不同的以便使奇数串中的浮置栅极的底部比偶数串中的浮置栅 极的顶部更远离衬底。而且，在一些实施例中，电介质层可包括：氧 化硅；氮化硅；氧化铝；氧化铪；其它高介电常数材料；氧化硅、氮 化硅和氧化硅的叠层；氧化硅、氧化铝和氧化硅的叠层；氧化硅、氧 化铪和氮化硅的叠层；和/或氧化硅、介电常数材料和氧化硅的叠层。

在其它实施例中，闪速存储器单元是电荷俘获型NAND闪速存储 器单元，该电荷俘获型NAND闪速存储器单元包括半导体基架上的隧 道层、该隧道层上的电荷俘获层、该电荷俘获层上的电介质层和该电 介质层上的栅极。在一些实施例中，电介质层沿着电荷俘获层的顶部 延伸但不沿着它的侧壁延伸。然而在其它实施例中，电介质层沿着电 荷俘获层的顶部延伸且进一步沿着它的侧壁延伸。而且，在一些实施 例中，不同高度是充分不同的以便使奇数串中的电荷俘获层的底部比 偶数串中的电荷俘获层的顶部更远离衬底。电介质层可包括上述材料 中的一种或多种。

可将本发明的任一和所有实施例与被配置为将信息写入到存储器 器件中和从存储器器件中读出信息的主机设备结合。该主机设备可包 括存储器控制器、微处理器、相机、无线终端、便携式媒体播放器、 台式计算机、笔记本式计算机和/或运输工具导航系统。而且，可使用 NOR闪速存储器单元和/或其它类型的存储器单元。