[发明专利]集成电路存储器器件及其制造方法

权利要求书

1.一种集成电路存储器器件，包括：

集成电路衬底；

从所述衬底延伸出的多个半导体基架，所述半导体基架具有远离 所述衬底的半导体顶部，至少两个相邻半导体基架具有不同高度，以 便使所述至少两个相邻半导体基架的半导体顶部离开衬底不同的距 离；和

在具有不同高度的所述至少两个相邻半导体基架中相应半导体基 架上的相应的存储器单元，

其中所述多个基架限定它们之间的多个沟槽，所述存储器器件进 一步包括所述多个沟槽中的隔离层。

2.根据权利要求1所述的存储器器件，其中所述多个半导体基架 包括从所述衬底延伸出的所述半导体基架的第一和第二交织阵列，所 述半导体基架具有远离所述衬底的半导体顶部，所述第一阵列具有第 一高度且所述第二阵列具有不同于所述第一高度的第二高度。

3.根据权利要求1所述的存储器器件，其中所述相应的存储器单 元包括NAND存储器单元。

4.根据权利要求3所述的存储器器件，其中所述NAND存储器单 元包括其中的浮置栅极，且其中所述不同高度是充分不同的，以便使 至少一个浮置栅极的底部比至少一个浮置栅极的顶部更远离所述衬 底。

5.根据权利要求1所述的存储器器件，其中至少三个相邻半导体 基架之间的所述隔离层从所述衬底延伸出相同的距离。

6.一种NAND闪速存储器器件，包括：

集成电路衬底；

多个交替的奇数和偶数位线；

闪速存储器单元的多个奇数和偶数串，相应的奇数和偶数串串联 连接到相应的奇数和偶数位线；和

从所述集成电路衬底延伸出的多个交替的奇数和偶数半导体基 架，闪速存储器单元的相应的奇数串在相应的奇数半导体基架上，且 闪速存储器单元的相应的偶数串在相应的偶数半导体基架上；

其中所述多个奇数半导体基架相比于所述多个偶数半导体基架具 有不同的高度。

7.根据权利要求6所述的NAND闪速存储器器件，其中所述闪速 存储器单元是浮置栅极NAND闪速存储器单元，该浮置栅极NAND闪 速存储器单元包括：所述半导体基架上的隧道层、所述隧道层上的浮 置栅极、所述浮置栅极上的电介质层、和所述电介质层上的控制栅极。

8.根据权利要求7所述的NAND闪速存储器器件，其中所述电介 质层沿着所述浮置栅极的顶部延伸但不沿着它的侧壁延伸。

9.根据权利要求7所述的NAND闪速存储器器件，其中所述电介 质层沿着所述浮置栅极的顶部延伸且进一步沿着它的侧壁延伸。

10.根据权利要求7所述的NAND闪速存储器器件，其中所述不 同高度是充分不同的，以便使所述奇数串中的所述浮置栅极的底部比 所述偶数串中的所述浮置栅极的顶部更远离所述集成电路衬底。

11.根据权利要求7所述的NAND闪速存储器器件，其中所述电 介质层包括：包含氧化硅、氮化硅、氧化铝和氧化铪的材料；氧化硅、 氮化硅和氧化硅的叠层；氧化硅、氧化铝和氧化硅的叠层；以及氧化 硅、氧化铪和氧化硅的叠层。

12.根据权利要求7所述的NAND闪速存储器器件，其中所述电 介质层包括：氧化硅、高介电常数材料和氧化硅的叠层。

13.根据权利要求6所述的NAND闪速存储器器件，其中所述闪 速存储器单元是电荷俘获NAND闪速存储器单元，该电荷俘获NAND 闪速存储器单元包括：所述半导体基架上的隧道层、所述隧道层上的 电荷俘获层、所述电荷俘获层上的电介质层、和所述电介质层上的栅 极。

14.根据权利要求13所述的NAND闪速存储器器件，其中所述电 介质层沿着所述电荷俘获层的顶部延伸但不沿着它的侧壁延伸。

15.根据权利要求13所述的NAND闪速存储器器件，其中所述电 介质层沿着所述电荷俘获层的顶部延伸且进一步沿着它的侧壁延伸。