[发明专利]半导体器件

说明书

本申请是申请人于2005年11月16日提交的申请号为 200510125334.2，题为“半导体器件”专利申请的分案申请。

本申请基于日本专利申请No.2004-332349，在此将其内容引入作 为参考。

技术领域

本发明涉及包括多个器件区的半导体器件。

背景技术

为了保护半导体器件中的电路形成区不受外部气氛中的湿气或离 子影响，在切割线的内部，也就是，在芯片(管芯)的边缘附近，设 置被称作“密封环”的保护结构。密封环由作为电路形成区的互连层 (Cu)和接触构成，并且形成为包围半导体器件中的电路形成区。

密封环也可以防止在对切割区进行切割的过程中电路形成区中的 碎裂。在切割过程中，在切割区中可能发生碎裂。但是，切割区和电 路形成区之间的密封环防止该碎裂到达电路形成区。

而且，为了保护半导体器件的表面和避免外部气氛的影响，在半 导体器件的表面中形成被称作钝化膜的保护膜。

日本未决公开专利公开No.2004-79596描述了一种包括密封环的 现有半导体器件；具体地，一种包括密封环和其上的钝化膜的半导体 器件。

发明内容

在研究之后，本发明人发现：当在包括逻辑电路形成区(逻辑单 元)和模拟电路形成区(模拟单元)的设备中形成密封环时，模拟单 元中的器件可能发生故障。使用具有图11和12所示结构的设备研究了 可能的原因。图11是示出了包括密封环的半导体器件的结构的平面图。 图12是图11中具有在其中形成的密封环的区域的放大截面图(I-I′截面 图)。

如图11和12所示，在半导体芯片200中，在硅衬底201中的切割线 203的内部形成密封环区206，以及在图12中，在左侧和右侧分别有电 路形成区(内部电路区207)和切割区。密封环区206比内部电路区207 更靠近切割区。

如图12所示，半导体芯片200如下结构，其中在硅衬底201上顺序 地淀积绝缘中间层223、绝缘中间层227、绝缘中间层231、绝缘中间层 235、绝缘中间层239、绝缘中间层243和钝化膜247。硅衬底201包括接 近其表面、彼此相邻的n阱211和p阱209。p阱209形成在从内部电路区 207至密封环区206的区域中。

在内部电路区207中，在包括n阱211的硅衬底201的表面上顺序地 淀积栅氧化膜217和栅电极219。在硅衬底201上的n阱211上形成用作源 /漏区的p⁺扩散层213和n⁺扩散层215。在p阱209上也顺序地淀积栅氧化 膜217和栅电极219。在硅衬底201上的p阱209上形成用作源/漏区的n⁺扩散层215和p⁺扩散层213。p⁺扩散层213、n⁺扩散层215和栅电极219连 接到连接栓塞224。p⁺扩散层213和n⁺扩散层215的周边侧面被器件隔离 膜221绝缘。连接栓塞224是掩埋在绝缘中间层223中并贯穿绝缘中间层 223的导电栓塞。其上表面连接到绝缘中间层227中掩埋的互连226。

在密封环区206中，接近硅衬底201的表面形成p⁺扩散层213，p⁺扩 散层213与硅衬底201中的p阱209的上表面接触。p⁺扩散层213的表面连 接到导电环225的下表面，导电环225被掩埋在绝缘中间层223中并贯穿 绝缘中间层223。在从导电环225朝向上层的方向中，依次连接导电环 229、导电环233、导电环237、导电环241和导电环245。导电环229、 导电环233、导电环237、导电环241和导电环245分别被掩埋在绝缘中 间层227、绝缘中间层231、绝缘中间层235、绝缘中间层239以及绝缘 中间层243中，并贯穿这些绝缘膜。密封环205由导电环225至245构成。 在图12中，形成有三个密封环205。

在研究了半导体芯片200的工作之后，本发明人发现，如图13所示， 在数字单元251中产生的噪声通过密封环205传送到模拟单元253。图13 是示出了噪声传播的路径的平面图。根据本发明人的研究，发现在这 些图中，通过密封环205传送到模拟单元253的噪声，导致模拟单元253 中的器件的故障。