[发明专利]半导体元件、显示装置、光电装置及上述的制造方法

说明书

技术领域

本发明是有关于一种半导体元件、显示装置、光电装置及上述的制造方法，且特别是有关于一种互补式金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)元件及其制造方法。

背景技术

随着显示科技的日益进步，人们借着显示装置的辅助可使生活更加便利，为求显示器轻、薄的特性，因此平面显示器(Flat Panel Display，FPD)成为目前的主流。

一般来说，平面显示器的显示区域中的半导体元件可分为低温多晶硅(Low Temperature Poly-Silicon，LTPS)金属氧化物半导体以及非晶硅(Amorphous Silicon，a-Si)薄膜晶体管。由于低温多晶硅金属氧化物半导体的电子迁移率(Mobility)可以达到200cm²/V-sec以上，因此低温多晶硅金属氧化物半导体的尺寸可设计地更小，进而同时提升平面显示器的开口率(Aperture Ratio，AR)以及减少功率消耗。

然而，当低温多晶硅金属氧化物半导体的尺寸变小时，低温多晶硅金属氧化物半导体的沟道区长度也随之变小。若以一般的设计参数来驱动此低温多晶硅金属氧化物半导体时，则会产生沟道区与漏极相接处的电子能量升高的情形，使漏电流的现象更为严重，此即为短沟道效应(Short Channel Effect)，进而使低温多晶硅金属氧化物半导体的电性劣化。

图1绘示已知一种低温多晶硅金属氧化物半导体元件的局部剖面图。请参照图1，低温多晶硅金属氧化物半导体元件100包括一P型金属氧化物半导体元件110以及一N型金属氧化物半导体元件120。其中，P型金属氧化物半导体元件110包括一第一岛状多晶硅(poly-silicon island)112、一覆盖于第一岛状多晶硅112上的栅绝缘层114以及一位于栅绝缘层114上的第一栅极116，而N型金属氧化物半导体元件120包括一第二岛状多晶硅122以及一位于栅绝缘层114上的第二栅极126。

如图1所示，P型金属氧化物半导体元件110具有多个P型重掺杂区112a的结构。而N型金属氧化物半导体元件120的第二岛状多晶硅122具有多个N型重掺杂区122a及多个轻掺杂漏极LDDN’。一般而言，N型金属氧化物半导体元件120通常通过N型轻掺杂漏极LDDN’来解决短沟道效应的问题，但P型金属氧化物半导体元件110的短沟道效应所导致其电性劣化的情形较鲜少受到正视，甚至认为P型金属氧化物半导体元件110并不会需要较小的沟道来改善元件的特性，而以其它方式来改善，例如：P型金属氧化物半导体元件110的第一岛状多晶硅112的结晶大小接近N型金属氧化物半导体元件120的第二岛状多晶硅122的结晶大小。

发明内容

本发明提供一种半导体元件及其制造方法，以制作出由P型金属氧化物半导体元件及N型金属氧化物半导体元件所构成的半导体元件，其中P型金属氧化物半导体元件与N型金属氧化物半导体元件皆具有轻掺杂漏极(LDD)。

本发明另提供一种显示装置的制造方法，以制作出具有上述的半导体元件的显示装置。

本发明又提供一种光电装置的制造方法，以制作出具有上述的半导体元件的光电装置。

本发明提出一种半导体元件的制造方法，其方法包括：于一基板上形成一P型金属氧化物半导体元件以及一N型金属氧化物半导体元件，其中P型金属氧化物半导体元件包括一第一岛状多晶硅、一覆盖于第一岛状多晶硅上的栅绝缘层以及一位于栅绝缘层上的第一栅极，而第一栅极位于第一岛状多晶硅上方。此外，P型金属氧化物半导体元件的制造方法包括：首先，于栅绝缘层与第一栅极上形成一第一图案化光刻胶层，且第一图案化光刻胶层具有多个第一开口。接着，以第一图案化光刻胶层为光掩膜，对第一岛状多晶硅进行P型离子注入，以于第一开口下方的部分第一岛状多晶硅中形成多个P型重掺杂区。然后，移除部分的第一图案化光刻胶层，以形成一具有多个第二开口的第二图案化光刻胶层，且各第二开口的尺寸实质上大于各第一开口的尺寸。之后，以第一栅极与第二图案化光刻胶层为光掩膜，对第一岛状多晶硅进行P型离子注入，以于第二开口下方的另一部分第一岛状多晶硅中形成多个P型轻掺杂区，而位于第一栅极下方的第一岛状多晶硅则当作一沟道区，以使得沟道区位于P型轻掺杂区之间，其中沟道区的长度实质上小于3微米，且P型轻掺杂区至少其中一者的长度实质上为沟道区的长度的10％至80％。