[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法。

背景技术

随着所谓便携电话、个人用便携信息终端(PDA)、数字摄相机(DVC)和数字静物照相机(DSC)等便携式电子设备的高性能化，需要实现高集成化和高速化的系统LSI。作为实现高速操作的系统LSI的模块，基极层是由硅锗(SiGe)构成的异质接合双极晶体管在特开2002-16077号公报中公开。

采用图11说明特开2002-16077号公报中记载的双极晶体管(半导体装置)的结构。图11是表示现有的半导体装置的主要结构的概略剖面图。

现有的半导体装置是在P型硅的半导体衬底101上层叠由N型硅构成的外延膜，形成集电极区域112。在该集电极区域112和半导体衬底101之间设置N型埋置层112a，具有作为集电极区域的导电通路的功能。另外，这样的在集电极区域112的一部分上通过LOCOS(Local Oxidation of Silicon：局部硅氧化)法形成元件分离层105，将集电极区域112的主表面S在露出硅的两个有源区域106和107绝缘分离。形成向有源区域106或107的一个(有源区域106)注入高浓度的N型杂质的集电极引出部108，在另一个(有源区域107)中形成基极区域103和发射极区域104。通过分别使集电极引出部108与集电极电极、基极区域103与基极电极、发射极区域104与发射极电极之间电连接，从而形成双极晶体管(半导体装置)。

现有技术中，在集电极区域112的形成中采用外延技术，在半导体衬底101上进行该成膜。然而，通过该外延技术进行的成膜的生产效率很差，因此成为半导体装置的制造成本增加的原因之一。为了抑制这种制造成本的增加、以使得半导体装置低成本化，采用了如下方法：通过对使用LOCOS法的设有元件分离层105的半导体衬底101上离子注入N型杂质，形成集电极区域112。

图12是通过离子注入形成集电极区域的半导体装置的概略剖面图。通过离子注入法，在自主表面S的深度方向上形成具有N型杂质的浓度分布的集电极区域112，另外以N型杂质的浓度为峰值的位置为中心，形成N型杂质的浓度特别高的高浓度层112a。该高浓度层112a相当于上述的N型埋置层112a(参照图11)，在发射极-集电极导通时成为在集电极区域112内部的主要导电通路。

由于经由利用LOCOS法的元件分离层105进行离子注入，自集电极区域112内的N型杂质浓度为峰值位置的主表面S的深度(峰值深度)形成为在元件分离层105的正下方与有源区域106、107的正下方不同。具体地，在元件分离层105的正下方峰值深度p1被形成为比有源区域106、107的正下方的峰值深度p0浅。另外，与此同时，在元件分离层105的正下方与有源区域106、107相比，在集电极区域112中自主表面S的高浓度层112a的分布位置也变浅。

然而在这种构造中，绝缘分离由图12中的虚线圆圈X示出的有源区域106和有源区域107之间的元件分离层105的侧面附近(有源区域107一侧)中基极区域103和高浓度层112a之间接近。即，元件分离层105的侧面附近的N型杂质浓度提高，集电极-基极间的寄生电容(结电容)增加。

另一方面，作为上述策略，通过将在元件分离层105的正下方中峰值深度p1调整为与现有技术相同的峰值深度p0，能够抑制集电极-基极间寄生电容的增加。然而，在这种情况下，有源区域107的正下方的峰值深度为更深的位置，从发射极区域104到高浓度层112a的距离变长。为此，从发射极区域一侧的集电极区域中流动的电子的移动时间变长，导致晶体管的操作速度降低。

然而，在通过离子注入形成集电极区域的现有双极晶体管(半导体装置)中，存在由于利用LOCOS法形成元件分离层而导致的集电极-基极间寄生电容增大的缺陷。

发明内容

为了解决上述缺陷，本发明的目的是提供一种半导体装置及其制造方法以抑制集电极-基极间的寄生电容增大。

为了实现上述目的，根据本发明的半导体装置包括：设置在半导体衬底的主表面上的第一绝缘分离膜；围绕所述第一绝缘分离膜的有源区域；设置在所述半导体衬底的主表面上、比所述第一绝缘分离膜厚度小、并将所述有源区域分离为第一有源区域和第二有源区域的第二绝缘分离膜；在所述第一有源区域形成的杂质层；在所述第二有源区域形成的基极区域和在所述基极区域上的发射极区域；以及在所述半导体衬底形成的集电极区域。