[发明专利]一种栅氧化层的制造方法

说明书

技术领域

本发明涉及一种半导体制造方法，特别涉及一种栅氧化层的制造方法。

背景技术

为了提高沟槽型功率晶体管的开关切换速度，使其具有更高的工作频率以 及减少开关动作所造成的切换损失(Switching Loss)，现在的制造技术中，通常 要求在不影响晶体管其他电性参数下，尽量降低栅极充放电容的电荷量(Qg)。 现有技术中的沟槽型功率晶体管制造工艺，一般是使用氧化层作为硬幕罩层，通 过光刻定义出沟槽的区域，然后采用干蚀刻的方法形成沟槽，再经由炉管氧化 生长形成栅极氧化层，这样形成的氧化层沟槽底部和侧壁厚度是基本一致。如 图1所示，在由N+衬底11、N-外延层12、源极离子区13、14、栅极氧化层15 和掺杂PH3的多晶硅16构成的半导体器件结构中，沟槽底部和侧壁的栅极氧化 层厚度一致。但是对于沟槽型功率晶体管制造工艺来说，希望在不增加做为栅 极氧化层的沟槽侧壁氧化层的厚度的情况下，增加沟槽底部氧化层的厚度，来 实现减少栅极充放电容的目的。

发明内容

鉴于上述，现在提出一种可以在不增加沟槽侧壁氧化层厚度的情况下，通 过使沟槽底部氧化层厚度增加而减少栅极充放电容的目的。

本发明提出了一种栅氧化层的制造方法，包括以下步骤：

步骤1、在基底表面的垫层氧化层上沉积第一氮化物层；

步骤2、以该第一氮化物层作为硬罩幕层蚀刻该氮化物层和基底形成具有预 定厚度的深沟槽；

步骤3、再沉积第二氮化物层；

步骤4、蚀刻去除深沟槽底部的第二氮化物层，而后在深沟槽底部形成底部 氧化物层；

步骤5、蚀刻去除垫层氧化层上的氮化物层和沟槽内的氮化物层；

步骤6、在步骤5形成的结构上表面形成栅极氧化物层。

作为优选，上述第一氮化物层的厚度大于上述垫层氧化层。

作为优选，上述第二氮化物层的厚度小于上述第一氮化物层。

作为优选，步骤4中的氧化物层的厚度大于栅氧化层。

作为优选，上述基底包括N+衬底，N-外延层，以及P-离子构成的阱区和 N+离子构成的源极。

作为优选，上述步骤2中包括首先利用光刻或蚀刻方法定义深沟槽区域， 蚀刻出深沟槽区域的范围，而后利用干式蚀刻方法蚀刻形成深沟槽。

作为优选，步骤4中利用干式蚀刻方法去除深沟槽底部的第二氮化物层。

作为优选，步骤5中利用湿式蚀刻方法去除氮化物层。

作为优选，上述步骤6中包括：

步骤60，蚀刻去除垫层氧化层；

步骤61，形成一层氧化层，该氧化层为牺牲氧化层；

步骤62，蚀刻去除牺牲氧化层；

步骤63，形成栅氧化层。

作为优选，上述牺牲氧化层和栅氧化层都通过在炉管内氧化生长形成。

采用本发明的方法制造栅氧化层可以使晶体管的沟槽底部的氧化层厚度增 加，减少栅极充放电容，而不影响晶体管的其他电性参数。

下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属 技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目 的、特征和优点将显而易见。

附图说明

图1A为采用现有工艺的晶体管器件剖面示意图。

图1B为采用本发明的制造方法形成的晶体管器件剖面示意图。

图2-图11为本发明一较佳实施例的栅氧化层的制造方法所形成的各阶段 的器件的示意图。

具体实施方式

下面结合附图和具体实施例对本发明所述的栅氧化层的制造方法作进一步 的详细说明。

利用本发明的方法制造而成的器件结构可以如图1B所示，其中包括由N+ 衬底2、N-外延层12、源极离子区33、34、栅极氧化层35和掺杂PH3的多晶 硅36，也可以是其他类似或不同的结构，只要底部氧化层厚于侧壁氧化层即可。

本发明一较佳实施例的一种栅氧化层的制造方法如图2-11所示，包括以下 步骤：