[发明专利]像素结构的制作方法

说明书

技术领域

本发明是有关于一种像素结构的制作方法，且特别是有关于一种使用较少光刻和腐蚀工艺(photolithography and etching process，PEP)来制作具有彩色滤光层的像素结构的制作方法。

背景技术

液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此已取代阴极射线管(Cathode Ray Tube，CRT)成为新一代显示器的主流。传统的液晶显示面板是由一具有彩色滤光层的彩色滤光基板、一薄膜晶体管阵列基板(TFT Array Substrate)以及一配置于此两基板间的液晶层所构成。为了提升面板的解析度与像素的开口率，并且避免彩色滤光基板与薄膜晶体管阵列基板接合时的对位误差，现今更提出了将彩色滤光层直接整合于薄膜晶体管阵列基板(Color Filter on Array，COA)上的技术。

图1A～图1G为已知的一种将彩色滤光层制作于薄膜晶体管阵列上的制作流程示意图，其中图1A～图1G是以三个像素结构为代表作说明。首先，请参照图1A，提供基板10，并通过第一道光刻和腐蚀工艺(first PEP)于基板10上形成栅极20。接着，请参照图1B，在基板10上形成栅绝缘层30以覆盖栅极20，并通过第二道光刻和腐蚀工艺(second PEP)于栅绝缘层30上形成位于栅极20上方的沟道层40以及欧姆接触层42。之后，请参照图1C，通过第三道光刻和腐蚀工艺(third PEP)于沟道层40的部分区域以及栅绝缘层30的部分区域上形成源极50以及漏极60。一般而言，沟道层40的材质为非晶硅(amorphous silicon)，而欧姆接触层42的材质多为N型重掺杂的非晶硅(N type heavily-doped a-Si)，用以减少沟道层40与源极50之间以及沟道层40与漏极60之间的接触阻抗，其形成方法通常是利用离子掺杂(ion doping)的方式于非晶硅的表面进行N型掺杂。

请继续参照图1C，源极50与漏极60分别由沟道层40的两侧延伸至栅绝缘层30上，并使沟道层40的部分区域暴露，其中栅极20、沟道层40、源极50与漏极60构成薄膜晶体管TH。接着，请参照图1D，于薄膜晶体管TH上覆盖介电层70，并且通过第四道光刻和腐蚀工艺(fourth PEP)于部分薄膜晶体管TH上方形成红色滤光图案82，其中红色滤光图案82具有接触开口H1，其中接触开口H1位于红色滤光图案82所对应薄膜晶体管TH的漏极60的上方。

之后，请参照图1E，通过第五道光刻和腐蚀工艺于部分薄膜晶体管TH上方形成绿色滤光图案84，并于绿色滤光图案84中形成接触开口H2，其中接触开口H2位于绿色滤光图案84所对应薄膜晶体管TH的漏极60的上方。接着，请参照图1F，通过第六道光刻和腐蚀工艺于剩余的薄膜晶体管TH上方形成蓝色滤光图案86，并于蓝色滤光图案86中形成接触开口H3，其中接触开口H3位于蓝色滤光图案86所对应薄膜晶体管TH的漏极60的上方。由图1D～图1F可知，上述红色滤光图案82、绿色滤光图案84以及蓝色滤光图案86所构成的彩色滤光层80是经由三道光刻和腐蚀工艺来进行制作。

接着，请参照图1G，经由一刻蚀工艺移除接触开口H1、H2、H3所暴露的介电层70，之后，再通过第七道光刻和腐蚀工艺(seventh PEP)于彩色滤光层80上形成像素电极90，由图1G可知，各像素结构的像素电极90会分别透过接触开口H1、H2、H3与对应的漏极60电连接。至此，将彩色滤光层80直接整合于薄膜晶体管阵列基板的工艺大致完成。

承上述，已知将彩色滤光层制作于薄膜晶体管阵列上的制作方法至少需通过七道光刻和腐蚀工艺来进行制作，步骤繁复而需花费较高的生产成本。此外，上述需要至少七道光刻和腐蚀工艺来进行制作的像素结构需采用多个具有不同图案的掩膜(mask)，由于掩膜的造价十分昂贵，因此像素结构的制造成本将无法降低。

发明内容

本发明提出一种像素结构的制作方法，其可降低像素结构的制作成本。