[发明专利]一种减小功耗的装置

权利要求书

1、一种减小功耗的装置，包括：N型金属氧化物半导体NMOS和P型金属氧化物半导体PMOS，PMOS的源极与电源相连，NMOS的源极与接地端相连，PMOS的漏极与NMOS的漏极相连；其特征在于，该装置还包括延时反相电路；

所述延时反相电路，用于当输入信号电平发生变化时，开始关断处于导通状态的MOS管，经过设定延时时间后，开始导通处于关断状态的MOS管。

2、根据权利要求1所述的装置，其特征在于，所述延时反相电路包含一个输入端和两个输出端，所述输入端接收输入信号，一个输出端L1与PMOS的栅极相连，另一个输出端L2与NMOS的栅极相连；当输入信号由低电平变为高电平时，在输出端L2将输出信号由高电平变为低电平，经过预设的延时时间T_Del1后，在输出端L1将输出信号由高电平变为低电平；当输入信号由高电平变为低电平时，在输出端L1将输出信号由低电平变为高电平，经过预设的延时时间T_Del2后，在输出端L2将输出信号由低电平变为高电平。

3、根据权利要求2所述的装置，其特征在于，所述延时反相电路，进一步在接收稳态输入信号时，在输出端L1和L2输出与输入信号反相的信号。

4、根据权利要求3所述的装置，其特征在于，所述延时反相电路包括：与非门(NAND)，或非门(NOR)，延时器件(Del1)和(Del2)，以及反相器(Inv1)和(Inv2)；

与非门(NAND)的一个输入端(端口A1)与或非门(NOR)的一个输入端(端口B2)相连，接收来自外部的输入信号；

与非门(NAND)的输出端(端口L1)与PMOS的栅极相连，端口L1还通过串联的延时器件(Del2)和反相器(Inv2)，连接到或非门(NOR)的另一个输入端(端口B1)；

或非门(NOR)的输出端(端口L2)与NMOS的栅级相连，端口L2还通过串联的延时器件(Del1)和反相器(Inv1)，连接到与非门(NAND)的另一个输入端(端口A2)。

5、根据权利要求4所述的装置，其特征在于，所述延时器件(Del1)的延时参数的范围为(0，T_Pi-H)，所述延时器件(Del2)的延时参数的范围为(0，T_Pi-L)；其中，T_Pi-H表示所述外部输入信号一个周期内的高电平持续时间，T_Pi-L表示所述外部输入信号一个周期内的低电平持续时间。

6、根据权利要求4所述的装置，其特征在于，所述延时器件(Del1)的延时参数的范围为(T_F，T_Pi-H)，所述延时器件(Del2)的延时参数的范围为(T_F，T_Pi-L)；其中，T_Pi-H表示所述外部输入信号一个周期内的高电平持续时间，T_Pi-L表示所述外部输入信号一个周期内的低电平持续时间；T_F为电平信号变化区域的时间宽度。

7、根据权利要求1至6中任一项所述的装置，其特征在于，所述端口L1与PMOS的栅极之间进一步包括：

信号放大或调节电路，用于接收端口L1的信号，进行信号质量优化处理后，再输出到PMOS的栅极。

8、根据权利要求1至6中任一项所述的装置，其特征在于，所述端口L2与NMOS的栅极之间进一步包括：

信号放大或调节电路，用于接收端口L2的信号，进行信号质量优化处理后，再输出到NMOS的栅极。