[发明专利]半导体装置、晶体管及其制造方法

说明书

技术领域

本发明是有关于一种半导体装置及其制造方法，特别是有关于一种双载 子-互补金氧半-双扩散金氧半晶体管及其制造方法。

背景技术

双载子-互补金氧半-双扩散金氧半晶体管(bipolar-CMOS(complementary  metal-oxide-semiconductor transistor)-DMOS (double diffused metal-oxide- semiconductor transistor)，BCD transistor，以下简称BCD)是一种系统单芯片 (System on a Chip，SoC)工艺，于1986年由意法半导体(ST)公司研发，这种工 艺能够在同一芯片上制作双载子晶体管(bipolar)、互补式金氧半晶体管 (CMOS)和双重扩散型金氧半晶体管(DMOS)组件。

目前，BCD工艺朝着三个方向发展：高压、高功率、高密度。其中，为 达到高压的要求，需要降低组件的表面电场(reduced surface field，RESURF)。 图1显示一现有技术的P型BCD组件150。现有技术的BCD工艺须于基板 100和外延层102中，利用离子植入和扩散工艺形成一N型埋藏掺杂区(N-type  buried region)103；并于外延层102中形成一N型隔离掺杂区(N-type isolation  region，N-ISO region)104，其连接至N型埋藏掺杂区103，以隔绝P型BCD 组件150。之后，再于N型埋藏掺杂区103和N型隔离掺杂区104包围的部 分外延层102中形成漏极区108、横向扩散漏极区(lateral diffused drain  region)109和源极区110。为了降低组件的表面电场，现有技术的BCD工艺是 利用漏极区108和包围漏极区的横向扩散漏极区(lateral diffused drain  region)109。横向扩散漏极区109具有较漏极区108低的掺杂浓度，因此具有 高崩溃电场(breakdown field)，但会增加芯片面积和导通电阻(on resistance， Ron)。上述结果会使导通电阻对漏极-源极崩溃电压的比值(Ron/BVdss ratio) 增加，进而影响BCD工艺的可靠度。

在此技术领域中，有需要一种具有高崩溃电场以及低导通电阻(on resistance，Ron)的半导体装置的制造方法。

发明内容

本发明的一实施例提供一种半导体装置的制造方法，包括提供一基板； 于上述基板上形成一外延层，其中上述外延层的导电类型与上述基板的导电 类型相同；于上述外延层中形成一第一掺杂区，其中上述第一掺杂区的导电 类型与上述外延层的导电类型相反；进行一退火步骤，以扩散上述第一掺杂 区中的掺质；于部分上述外延层中分别形成一第二掺杂区和一第三掺杂区， 上述第二掺杂区和上述第三掺杂区位于上述第一掺杂区中，且彼此相邻，其 中上述第二掺杂区的导电类型与第一掺杂区的导电类型相反，上述第三掺杂 区的导电类型与第一掺杂区的导电类型相同；于上述外延层上形成一栅极结 构，并覆盖部分上述第二掺杂区和上述第三掺杂区。

本发明的另一实施例提供一种半导体装置，包括一基板；一外延层，位 于一基板上，其中上述外延层的导电类型与上述基板的导电类型相同；一第 一掺杂区，位于于上述外延层中，其中上述第一掺杂区的导电类型与上述外 延层的导电类型相反；一第二掺杂区和一第三掺杂区，分别位于部分上述外 延层中，上述第二掺杂区和上述第三掺杂区位于上述第一掺杂区中，且彼此 相邻，其中上述第二掺杂区的导电类型与第一掺杂区的导电类型相反，上述 第三掺杂区的导电类型与第一掺杂区的导电类型相同；一栅极结构，位于上 述外延层上，并覆盖部分上述第二掺杂区和上述第三掺杂区。