[发明专利]一种基于内部集成电路总线的单板通信方法及系统无效
申请号: | 200810133090.6 | 申请日: | 2008-07-08 |
公开(公告)号: | CN101309257A | 公开(公告)日: | 2008-11-19 |
发明(设计)人: | 童羽 | 申请(专利权)人: | 中兴通讯股份有限公司 |
主分类号: | H04L29/02 | 分类号: | H04L29/02;G06F13/40;G06F5/10 |
代理公司: | 北京安信方达知识产权代理有限公司 | 代理人: | 龙洪;霍育栋 |
地址: | 518057广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 内部 集成电路 总线 单板 通信 方法 系统 | ||
技术领域
本发明涉及通信领域,尤其涉及一种基于I2C(Inter Integrated-Circuit,内部集成电路)总线的单板通信方法及系统。
背景技术
大型传输设备网元中的单板数量众多,板间通信质量的好坏是影响系统管理质量的重要因素。当前实现板间通信的方法很多,一种较流行的方法是采用I2C协议实现。但是当单板数量较多时,标准的I2C协议仲裁方式采用“线与”的方式仲裁,该方式存在缺陷,容易引起总线异常和误码,且仲裁时间过长;这都有可能导致通信数据丢失或者不及时,通信质量得不到保证。
发明内容
本发明要解决的技术问题是提供一种基于I2C总线的单板通信方法及系统,适用于实现大型传输设备网元中的板间通信,很好地解决了单板数量较多的设备中采用I2C协议通信时通信质量不可靠的问题,为大型传输设备在单板数量较多时的板间通信提供了一种可靠的实现方法。
为了解决上述问题,本发明提供了一种基于内部集成电路I2C总线的单板通信方法,包括:
将I2C设备分成若干个分组,分别建立各分组的先进先出寄存器FIFO和I2C总线;同一分组的I2C设备通过本分组的I2C总线与本分组的FIFO相连;分组中的I2C设备通过组内仲裁取得总线使用权时,将数据发送到本分组的FIFO中,或从本分组FIFO中读取数据;
处理器通过共享随机接入存储器RAM与各分组的FIFO进行数据交互。
进一步的,处理器通过RAM与各分组的FIFO进行数据交互是指:
依次轮询各分组的FIFO,从分组FIFO中接收数据到共享RAM;
当共享RAM中有数据要发送给处理器时产生中断请求,通知处理器接收;处理器从共享RAM中取走数据,处理后发送给共享RAM;
共享RAM将处理器发送来的数据发送给相应的分组的FIFO。
进一步的,共享RAM将处理器发送来的数据发送给相应的分组的FIFO是指:
处理器发送给共享RAM的数据中携带目的I2C设备地址;
共享RAM中保存有各I2C设备地址与分组的对应情况,通过目的I2C设备地址确定该数据对应的分组的FIFO,将数据发送给该FIFO。
进一步的,所述的方法还包括:
根据各组I2C设备仲裁的重要性为每个分组的FIFO设置一个优先级;
依次轮询各分组的FIFO是指:按照优先级的顺序轮询各分组的FIFO。
进一步的,各分组的FIFO分为两段,分别存放发送到共享RAM和从共享RAM接收的数据;
共享RAM分为两段,分别存放发送到处理器和从处理器接收的数据,按照先进先出原则进行读取和写入。
进一步的,所述的方法还包括:
为每个分组分配一个唯一的序号;为各分组的FIFO分配一个与本分组的序号一一对应的序号。
本发明还提供了一种基于I2C总线的单板通信系统,包括处理器,若干个分组、共享RAM和处理器;
各分组包括多个I2C设备、先进先出寄存器FIFO和I2C总线;同一分组的I2C设备通过本分组的I2C总线与本分组的FIFO相连;分组中的I2C设备通过组内仲裁取得总线使用权时,将数据发送到本分组的FIFO中,或者从本分组FIFO中读取数据;
所述共享RAM和各分组的FIFO、处理器相连;
所述处理器用于通过RAM与各分组的FIFO进行数据交互。
进一步的,处理器通过RAM与各分组的FIFO进行数据交互具体是指:
处理器依次轮询各分组的FIFO,从每个分组FIFO中接收数据到共享RAM;以及当收到共享RAM的中断请求时,从共享RAM中取走数据,处理后发送给共享RAM;
所述共享RAM用于当有数据要发送给处理器时产生中断请求,通知处理器接收;以及当接收到处理器发送给I2C设备的数据后,将该数据分发给相应的分组FIFO。
进一步的,处理器发送的数据中携带目的I2C设备地址;
共享RAM将数据分发给相应的分组FIFO是指:
共享RAM中保存有各I2C设备地址与分组的对应情况,通过数据中携带的目的I2C设备地址确定该数据对应的分组的FIFO,将数据发送给该FIFO。
进一步的,为每个分组的FIFO设置一个优先级;
处理器依次轮询各分组的FIFO是指:处理器按照优先级的顺序轮询各分组的FIFO。
进一步的,各分组的FIFO分为两段,分别存放发送到共享RAM和从共享RAM接收的数据;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司,未经中兴通讯股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810133090.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:导电膏组成物
- 下一篇:使用模式识别的受体-配体:脂质复合物的疫苗