[发明专利]输入/输出缓冲器及其半导体结构

说明书

技术领域

本发明是关于输入/输出缓冲器，特别是有关于一种具有阻抗拉升元件的输入/输出缓冲器。

背景技术

图1显示了具有防静电保护电路(ESD protection circuit)105的现有的输入/输出缓冲器100的示意图。如图1所示，输入/输出缓冲器100具有输入/输出电路101以及连接垫(pad)103。如熟知此项技术者所了解的，输入/输出缓冲器100包含防静电保护电路105以及电阻107，用于拉升或拉低电压。通常而言，当导入静电脉冲时，防静电保护电路105可吸收静电脉冲。

输入/输出缓冲器在某些情况下，例如作为接口电路的时候，需要较多的线性拉升或拉低特性，因此电阻107的电阻值也必须做出线性响应。在此情况下，具有大电阻值的电阻107会承受相当大的能量损耗(因为p＝I²R)，因此容易损毁。此外，防静电保护电路105也会增加输入/输出缓冲器100所占据的面积。

图2显示了具有防静电保护电路的现有输入/输出缓冲器200的布局的上视图。输入/输出缓冲器200包含有源电路(active circuit)区域201(例如：输入/输出电路)、金属区域203、电阻区域205、硅化物阻隔区207以及防静电保护电路区209。如图2所示，防静电保护电路区209需要较大的区域，电路的总面积也随之增加。因此，需要一种新的发明来解决上述问题。

发明内容

因此，本发明的目的之一是提供一种输入/输出缓冲器，此输入/输出缓冲器可增加其阻抗拉升元件的耐用度和可靠度。

本发明的另一目的是提供一种输入/输出缓冲器，在阻抗拉升元件的阻抗值较大的情况下，可降低防静电保护电路(ESD protection circuit)的负载。

本发明的一个实施例揭露了一种输入/输出缓冲器，包含输入/输出电路、连接垫(pad)以及阻抗拉升元件。输入/输出电路用于输入或输出信号。阻抗拉升元件具有多个阻抗元件，电性连接于输入/输出电路以及连接垫之间，用于形成电阻值。

根据本发明另一实施例，输入/输出缓冲器的半导体结构可包含：衬底(substrate)；有源电路(active circuit)，形成于衬底上；氧化硅层，位于衬底上；图案化聚硅层(patterned poly-silicon layer)，位于氧化硅层上，且图案化聚硅层具有第一部分以及第二部分；图案化硅化物层，位于图案化聚硅层上，暴露至少一部分图案化聚硅层；介质层(dielectric layer)，位于图案化聚硅层以及图案化硅化物层上，且介质层具有多个触点(contact)；以及图案化金属层，位于介质层上，并通过触点接触有源电路以及图案化硅化物层；其中图案化金属层被分隔成第一部分、第二部分以及第三部分，且图案化金属层的第二部分位于图案化金属层的第一部分以及图案化金属层的第三部分之间，其中图案化金属层的第一部分接触位于图案化聚硅层的第一部分上的图案化硅化物层，图案化金属层的第三部分接触位于图案化聚硅层的第二部分上的图案化硅化物层，且图案化金属层的第二部分接触位于图案化聚硅层的第一部分和图案化聚硅层的第二部分上的图案化硅化物层。

根据本发明的另一实施例，输入/输出缓冲器的半导体结构可包含：衬底；有源电路，形成于衬底上；氧化硅层，位于衬底上；图案化聚硅层，位于氧化硅层上；图案化硅化物层，位于图案化聚硅层上，暴露至少一部分图案化聚硅层，并分成至少两部分；介质层，位于图案化聚硅层以及图案化硅化物层上，且介质层具有多个触点；以及图案化金属层，位于介质层上，并通过触点接触有源电路以及图案化硅化物层；其中图案化硅化物层被分隔成第一部分、第二部分以及第三部分，且第二部分位于第一部分以及第三部分之间，图案化金属层被分成第一部分以及第二部分，其中图案化金属层的第一部分接触图案化硅化物层的第一部分，且图案化金属层的第二部分接触图案化硅化物层的第三部分。

根据前述电路以及结构，可增加阻抗拉升元件的耐用度，也可减少输入/输出电路的面积。

附图说明

图1显示了具有防静电保护电路的现有输入/输出缓冲器的示意图。

图2显示了具有防静电保护电路的现有输入/输出缓冲器的布局的上视图。

图3显示了根据本发明实施例的输入/输出缓冲器的示意图。

图4A显示了根据本发明另一实施例的输入/输出缓冲器的示意图。

图4B显示了根据本发明另一实施例的输入/输出缓冲器的示意图。

图4C显示了根据本发明另一实施例的输入/输出缓冲器的示意图。