[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明整体涉及半导体器件及其制造方法，更具体地说，涉及 具有电容器的半导体器件及其制造方法。

背景技术

由于对包括电容器的半导体存储器件的容量的需要日益增大， 因此已经开发出多种技术来增大电容器的电容。

一般说来，电容器具有包括介电膜的结构，该介电膜在底部电 极(或存储节点)与顶部电极(或板状电极)之间形成。电容器的电 容与电极表面面积和介电膜的介电常数成正比，并且与顶部电极和底 部电极之间的间距(即，介电膜的厚度)成反比。

为了使电容器具有较大电容，可以使用各种方法来制造电容器。 举例来说，可以使用具有大介电常数的介电膜，减小介电膜的厚度， 增大电极表面面积，或减小顶部电极与底部电极之间的距离。

然而，因为器件大小随着半导体存储器件集成度的增加而变小， 因此难以制造具有小尺寸但仍能保证电容足够大的电容器。

为了保证电容足够大，研究者已集中注意力研究底部电极的结 构。结果，已开发出具有三维结构的凹型(或圆柱型)电容器。

近来，已广泛使用采用外部表面和内部表面作为节点表面的圆 柱型电容器，而不是仅采用内部表面作为节点表面的圆柱型电容器。 一般说来，通过浸出工序(dip-out process)形成圆柱型电容器。

虽然可以通过增加电容器的高度来增大电容器的电容，但电容 器可能会由于高度增加而发生倾斜现象。

发明内容

本发明公开一种半导体器件及其制造方法。

根据本发明的一个实施例，所述方法包括：在半导体基板上形 成第一牺牲绝缘膜；在所述第一牺牲绝缘膜上形成支撑层；在所述支 撑层上形成第二牺牲绝缘膜；蚀刻所述第二牺牲绝缘膜、所述支撑层 和所述第一牺牲绝缘膜以形成底部电极区域，所述底部电极区域使在 所述半导体基板上形成的接触插塞露出；在形成所述底部电极区域之 后，在所得结构上形成底部电极导电层；对所述底部电极导电层平坦 化以使所述第二牺牲绝缘膜露出；在对所述底部电极导电层平坦化之 后，在所得结构上形成第三牺牲绝缘膜；蚀刻所述第三牺牲绝缘膜、 所述第二牺牲绝缘膜和所述支撑层，以形成位于底部电极和相邻底部 电极之间的第三牺牲绝缘图案、第二牺牲绝缘图案和支撑图案；以及 移除第一牺牲绝缘图案、所述第二牺牲绝缘图案和所述第三牺牲绝缘 图案以形成所述底部电极。

根据本发明的一个实施例，所述半导体器件包括：圆柱型底部 电极，其连接至在半导体基板上形成的接触插塞；以及支撑图案，其 在所述圆柱型底部电极之间形成，其中，所述底部电极的侧壁的一部 分高于所述支撑图案，并且所述底部电极的侧壁的另一部分低于所述 支撑图案。

附图说明

图1a至图1f是示出用于制造根据本发明的半导体器件的方法的 剖视图。

图2a至图2c是示出根据本发明的曝光掩模的平面图。

具体实施方式

图1a至图1f是示出用于制造根据本发明的半导体器件的方法的 剖视图。

参照图1a，在半导体基板100上形成第一层间绝缘膜110。可 以在第一层间绝缘膜110上形成光阻膜。可以通过使用曝光掩模对光 阻膜执行曝光和显影工序来形成光阻图案(未示出)。可以使用光阻 图案作为掩模来蚀刻第一层间绝缘膜110，以形成使半导体基板100 的一部分露出的底部电极接触孔115。

可以移除光阻图案，并且可以在底部电极接触孔115中形成底 部电极接触插塞120。在一个实施例中，可以通过如下步骤形成底部 电极接触插塞120：在底部电极接触孔115中填充触点材料并且对触 点材料平坦化以获得底部电极接触插塞120。

可以在形成底部电极接触插塞120之后，在所得结构上依次形 成第二层间绝缘膜130、蚀刻阻挡膜140、第一牺牲绝缘膜150、支 撑层160及第二牺牲绝缘膜170。第一牺牲绝缘膜150可以包括 TEOS、USG、BPSG、PSG、SOD、HDP、SROX、SOG、或其组合。 支撑层160可以包括厚度在约300至约2000范围内的氮化物膜。 第二牺牲绝缘膜170可以形成为具有在约500至约5000范围内的 厚度。

可以在第二牺牲绝缘膜170上形成光阻膜(未示出)。可以通 过使用底部电极掩模对光阻膜执行曝光和显影工序来形成光阻图案 (未示出)。