[发明专利]含有数据线位元切换传输晶体管的位元线感测放大器

权利要求书

1.一种包含有数据线位元切换传输晶体管的位元线感测放大器电路，用于随机存取存储器装置中，其包含有：

一位元线感测放大器，包含有复数个第一MOS晶体管；

一对位元切换传输晶体管，作为场效晶体管开关，所述位元切换传输晶体管由第二MOS晶体管组成，其栅极氧化层厚度大于该第一MOS晶体管的栅极氧化层厚度；及

一对数据线，分别连接该对位元切换传输晶体管之一端，该对位元切换传输晶体管的另一端分别连接至该位元线感测放大器的连接点。

2.根据权利要求1所述的电路，其特征在于，该位元线感测放大器由一对PMOS晶体管及一对NMOS晶体管组成，各晶体管分别制作为该第一MOS晶体管，其承受的最高栅极电压值为VCC，即核心电压。

3.根据权利要求2所述的电路，其特征在于，该对位元切换传输晶体管是制作为NMOS晶体管，作为场效晶体管开关，其栅极由位元切换控制信号控制，并制作为该第二MOS晶体管型式，其承受最高栅极电压值为一升压电压VPP，大于VCC。

4.根据权利要求1所述的电路，其特征在于，该对数据线连接至该对位元切换传输晶体管之一端，该对位元切换传输晶体管的另一端连接至该位元线感测放大器的连接点，位元线感测放大器包含有二PMOS晶体管及二NMOS晶体管，皆标示为BLSA晶体管以资区别，其中PMOS BLSA晶体管的漏极分别连接NMOS BLSA晶体管的漏极，并定义为连接点，其中数据线信号是由NMOS晶体管形成的场效晶体管开关分隔；BLSA晶体管的配置为PMOS BLSA晶体管的源极共连接至一电压信号供应，用以使能该位元线感测放大器，PMOS BLSA晶体管的栅极交叉耦合至相对PMOS BLSA晶体管的漏极；NMOS BLSA晶体管的源极共连接至一接地端，其栅极亦交叉耦合至相对NMOS BLSA晶体管的漏极；PMOS BLSA晶体管的基板连接其源极，当接收到使能信号时，同时供应电源至该位元线感测放大器。

5.根据权利要求1所述的电路，其特征在于，该作为位元切换场效晶体管开关的第二MOS晶体管的栅极尺寸参数长宽比(W/L)₃₄＝Y₃₄是选择远小于位元线感测放大器中第一MOS晶体管的栅极尺寸参数(W/L)₁₂＝Y₁₂。

6.根据权利要求3所述的电路，其特征在于，该位元切换控制信号的最高电压值VBS是选择与位元切换传输晶体管承受的最高电压VPP相等，并大于VCC。

7.根据权利要求1所述的电路，特征在于，所述电路是以标准CMOS技术制造。

8.一种包含有数据线位元切换传输晶体管的位元线感测放大器电路，用于随机存取存储器装置中，包含有：

一位元线感测放大器，由一对PMOS晶体管及一对NMOS晶体管组成，各晶体管具有薄氧化层，所述各晶体管承受最高栅极电压为核心电压VCC；

一对位元切换传输晶体管，包含厚氧化层NMOS晶体管，作为场效晶体管开关，其栅极由一BS控制信号控制，其承受最高栅极电压为一升压电压VPP，大于该VCC；及

一对数据线，连接至该对位元切换传输晶体管之一端，该对位元切换传输晶体管的另一端连接至该位元线感测放大器的连接点。

9.根据权利要求8所述的电路，其特征在于，该位元线感测放大器为一差动感测放大器。

10.根据权利要求8所述的电路，其特征在于，该位元线感测放大器为一锁存感测放大器。

11.根据权利要求8所述的电路，其特征在于，该位元线感测放大器为电压型感测放大器。

12.根据权利要求8所述的电路，其特征在于，该位元线感测放大器为电流型感测放大器。

13.根据权利要求8所述的电路，其特征在于，所述电路是以标准MOS技术制作。