[发明专利]具有悬垂连接堆叠的集成电路封装系统

说明书

技术领域

本发明主要涉及集成电路封装系统，尤其涉及具有电性互连的集 成电路封装系统。

背景技术

各部门、各行业和不同的国家地区都在不断要求电子工业提供更 轻、更快、更小、多功能、更可靠并更符合成本效益的产品。为满足 数量众多而又多种多样的客户的要求，需高度集成更多的电路以提供 所需功能。几乎所有的应用都在不断地要求集成电路具有更小的尺寸， 更好的性能以及更好的特性。

这些看似无尽的要求跟我们日常生活的产品一样常见。大量的手 机、便携式电脑、录音机等便携式电子产品中以及汽车、飞机、工业 控制系统等大型电子系统中都要求更小更密集的集成电路。

随着对更小并具有更多特性的电子产品的需求的不断增长，厂商 正在努力寻求能够使集成电路包括更多特征同时缩小尺寸的方法。电 子产品的日益小型化通常涉及元件的小型化、更高的集成电路(IC) 封装密度、更高的性能以及更低的成本。随着新一代电子产品的发布， 技术的进步使得用于制造这些电子产品的集成电路数量趋向于减少， 同时产品的功能性在增加。

半导体封装结构在持续小型化，以增加封装于其中的元件密度， 并缩小具有IC产品的最终产品的尺寸。其响应信息以及通讯设备的经 常存在的小尺寸、低厚度、低成本以及不断提高的性能的要求。

不断的功能集成和小型化也带来了各种挑战。例如，尽管具有更 高功能性的半导体产品可具有更小的尺寸，但仍然可能需要设置大量 的输入/输出(I/O)界面，尺寸缩小增加了集成电路封装及集成电路载体 的I/O密度或者缩小了I/O间距。

而不断增加的I/O密度带来了无数的制造问题。其中一些问题涉及 集成电路制造领域，例如精细间距连接和连接的可靠性。另一些问题 涉及将这些具有更高I/O密度的集成电路安装至载体以进行封装。还有 一些问题涉及容置具有精细间距I/O的集成电路封装的印刷电路板或 系统主板领域。

缩小I/O间距后的问题例如为在基板上进行引线键合仅限于指状 焊片(bondfinger)或线路表面的平面宽度，以确保可靠的接合。部分 位于指状焊片或线路宽度以外的接合可导致结合不良或与相邻的指状 接脚短路。

因此，仍然需要提供低制造成本、高产量、并具有高信赖度的集 成电路封装系统。针对不断增长的节约成本和提高效益的需求，解决 上述问题更显得至关重要。

长久以来人们一直在努力寻求解决方案，但先前的发展并未给出 任何公开或暗示，因此，上述问题的解决方案长久以来一直困惑着本 领域的技术人员。

发明内容

本发明提供一种集成电路封装方法，包括：提供第一导线，使其 与第二导线相邻；在该第一导线上方形成第一连接堆叠(stack)，并使 该第一连接堆叠悬垂(overhanging)于所述第二导线上方；将集成电 路元件与该第一连接堆叠相连；以及封装该集成电路元件和第一连接 堆叠。

本发明的特定实施例中，可在上述方式之外加入其他方式或者以 其他方式取代上述方式。本领域的技术人员在参照附图阅读下面详细 的描述后将明白这些方式。

附图说明

图1为本发明实施例中的集成电路封装系统的俯视图；

图2为图1所示的集成电路封装系统沿2-2线的剖视图；

图3为位于载体上方的连接堆叠的较详细俯视图；

图4为图3所示的位于载体上方的连接堆叠沿4-4线的较详细剖视 图；

图5为部分载体在形成第一和第二底部结构阶段的俯视图；

图6为图5所示结构沿6-6线的剖视图；

图7为图5所示的结构处于形成第一连接堆叠和第二连接堆叠阶段 的示意图；

图8为图7所示结构沿8-8线的剖视图；以及

图9为本发明实施例中用于制造集成电路封装系统的集成电路封 装方法流程图。

具体实施方式

下面对实施例作充分描述以使本领域的技术人员能够制造并使用 本发明。应当理解的是，基于本发明的揭露，其他实施方式将显而易 见，并可在不背离本发明范围的情况下作出系统上的、工艺上的或机 械上的变化。