[发明专利]探测垫结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种用于切割道的探测垫(probing pad)结构及其制造方法。

背景技术

随着科技的进步，半导体制造俨然已成为最重要的产业之一，然而为了因应不同的需求，其制造过程也就变得越来越复杂。因此，要制造出高良率(yield)且低成本的晶片也就变得越来越不容易了。

为了在半导体晶片的制造过程中随时获得制程优劣的讯息，一般会在半导体晶片的周边，也就是晶圆上具有多个相互平行与垂直的切割道(scribe line)上设计多个测试键(test key)。而这些测试键会经由焊垫(pad)，以供探测卡的探针(probe)进行测试工作，用以检测制程中无法预期的错误，监控各阶段制程的优劣。

随着对积集度的要求愈来愈高，晶片所占面积愈大即是成本愈高。而输入/输出电路(I/O circuit)、静电防护电路(electrostatic discharge protection circuit)、焊垫...等皆占有一定晶片面积。一般而言，现有的用于测试键的焊垫尺寸皆会大于40μm×40μm，容易致使晶圆的空间利用率过低，导致制造成本过高。而且，目前的制程技术亦无法使测试焊垫的间距更为微缩。在制程技术无法使元件更进一步微小化时，会影响这些测试键在切割道上的配置情况。

由于受限于目前的制程技术，而无法提高晶圆的空间利用率以及降低制造成本，所以如何解决此问题已成为现今业界积极努力发展的目标之一。

发明内容

本发明提供一种探测垫结构，具有凹槽及较小截面积，并提供探针较长的滑行距离。

本发明提供一种探测垫结构的制造方法，可以提高晶圆的空间利用率及节省制程成本。

本发明提出一种探测垫结构，适于配置在晶圆的切割道区，探测垫结构包括基底、至少一层导电层以及保护层。基底具有凹槽。导电层配置于基底上，且导电层包括第一金属层与第二金属层。第一金属层配置于凹槽上。第二金属层配置于第一金属层上，并延伸至凹槽以外的基底上。保护层配置于导电层上，保护层具有开口，且开口对应凹槽的位置而配置。

在本发明的一实施例中，上述的探测垫结构当具有多个导电层时，导电层例如是以层叠的方式配置。

在本发明的一实施例中，更包括至少一个导电插塞，配置于凹槽以外的基底上，且导电插塞连接各导电层。

在本发明的一实施例中，上述的导电插塞连接各第二金属层。

在本发明的一实施例中，更包括介电层，配置于各导电层之间。

在本发明的一实施例中，上述的各导电层彼此接触。

在本发明的一实施例中，上述的凹槽的尺寸介于15μm×15μm至30μm×30μm之间。

在本发明的一实施例中，上述的基底表面在凹槽处的段差为大于5μm。

在本发明的一实施例中，上述的保护层的开口暴露出第二金属层。

在本发明的一实施例中，上述的保护层包括氧化硅层与氮化硅层。

本发明提出一种探测垫结构的制造方法，此探测垫结构适于配置在晶圆的切割道区。首先，提供基底。接着，移除部分基底，以形成凹槽。随之，于基底上形成至少一层导电层。形成导电层的方法包括于凹槽上形成第一金属层，并于基底上形成第二金属层，且第二金属层顺应性地覆盖第一金属层并延伸至凹槽以外的基底上。之后，于导电层上形成具有开口的保护层，且开口对应凹槽的位置而配置。

在本发明的一实施例中，当形成多个该导电层时，导电层以层叠的方式配置。

在本发明的一实施例中，在形成导电层之前，更包括于基底上形成介电层，接着移除部分介电层，以于凹槽以外的介电层中形成至少一个插塞开口，再于插塞开口中形成导电插塞。

在本发明的一实施例中，上述于插塞开口中形成导电插塞与形成第一金属层同时进行。

在本发明的一实施例中，上述的导电插塞连接各第二金属层。

在本发明的一实施例中，更包括移除位于凹槽上的介电层。

在本发明的一实施例中，上述的凹槽的尺寸介于15μm×15μm至30μm×30μm之间。

在本发明的一实施例中，上述的基底表面在凹槽处的段差为大于5μm。

在本发明的一实施例中，上述形成凹槽的方法包括使用激光刻号机。

在本发明的一实施例中，上述形成凹槽的方法更包括使用对准标记光掩模或沟渠光掩模。

在本发明的一实施例中，上述的保护层的形成方法例如是先于基底上形成氧化硅层，再于基底上形成氮化硅层，接着移除部分氧化硅层与氮化硅层，以暴露出位于凹槽的第二金属层。