[发明专利]半导体集成电路和半导体器件

说明书

技术领域

本发明涉及半导体集成电路和将多个半导体集成电路密封在封装外壳(package)内形成的半导体器件(SiP等)。

背景技术

作为本发明人研发的技术，例如在SiP(System in Package：封装系统)等的半导体器件中，考虑如下的技术。

随着半导体制造技术的精细化，半导体芯片的I/O性能的不足日趋严重。一方面这是由于安装在半导体芯片上的电路伴随精细化而增加且工作速度也变得更快，因此使半导体芯片为实现功能而需要的I/O处理量(个数、速度等)增加，另一方面还由于半导体芯片的端子数因受引线接合法等的限制而基本上由芯片尺寸来决定，从而不能随着精细化而增加，所以不能提高I/O处理能力。

因此，为解决半导体芯片的I/O性能的不足，大力地进行着将端子按二维状配置在半导体芯片的表面或底面并将多个半导体芯片层叠在一起从而在层叠后的芯片之间进行信息传输的三维耦合技术的开发。

为此，在将采用了三维耦合技术的半导体芯片层叠而形成SiP时，必须进行三维耦合以及与以往存在着的半导体芯片内的互连网(电路间的连接电路、路由器等)的结合。

例如，作为利用电感耦合方式的三维耦合技术进行芯片间的数据通信的技术的一例，可以举出专利文献1所述的技术。

另外，作为利用电容耦合方式的三维耦合技术进行芯片间的数据通信的技术的一例，可以举出专利文献2所述的技术。

专利文献1：日本特开2006-066454号公报

专利文献2：日本特开2004-253816号公报

发明内容

本发明人对如上所述的半导体器件的技术进行了研究，结果明确了如下的问题。

例如，在专利文献1和专利文献2中，公开了能够利用三维耦合技术以低功耗、短等待时间(延迟)、高吞吐量执行半导体芯片内部和半导体芯片外部的通信。

但是，在上述技术中，没有提到位于半导体芯片内的片内互连与三维耦合技术的结合。

因此，本发明的一个目的在于，提供一种互连结构技术，在半导体集成电路和半导体器件中在芯片间利用三维耦合技术收发通过内置于半导体芯片的互连传送的信息包，从而有效地进行从半导体芯片所载有的IP(Intellectual Property：知识产权)对另一个半导体芯片所载有的IP的访问。

本发明的另一个目的在于，提供如下的一种技术，即：在半导体集成电路和半导体器件中提供在多个半导体芯片内构筑相位差小的时钟树的技术，从而能够实现半导体芯片间的同步传送并能减低采用了三维耦合技术的半导体芯片间传送的等待时间。

本发明的上述以及其他目的和新的特征，将从本说明书的记述和附图而变得清楚。

简单地说明在本申请所公开的发明中具有代表性技术方案的概要如下。

即，本发明的半导体集成电路和半导体器件具有发送访问请求的起动器、接收访问请求并发送访问响应的目标、对上述访问请求和上述访问响应进行中继的路由器、以及与外部进行通信的三维耦合电路，其中，上述三维耦合电路与上述路由器邻接而配置。

另外，本发明的半导体集成电路和半导体器件，具有发送访问请求的起动器、接收访问请求并发送访问响应的目标、对上述访问请求和上述访问响应进行中继的路由器、与外部进行通信的三维耦合电路、将上述路由器发送的上述访问请求和上述访问响应串行化来提供给上述三维耦合电路的串行化电路、以及将上述三维耦合电路发送的上述访问请求和上述访问响应并行化来提供给上述路由器的并行化电路，其中，上述串行化电路和上述并行化电路与上述路由器和上述三维耦合电路邻接而配置。

另外，本发明的半导体集成电路和半导体器件具有发送访问请求的起动器、接收访问请求并发送访问响应的目标、对上述访问请求和上述访问响应进行中继的局部路由器、对上述局部路由器发送和接收的上述访问请求和上述访问响应进行中继的全局路由器、以及与外部进行通信的三维耦合电路，其中，上述三维耦合电路与上述局部路由器邻接而配置。

另外，本发明的半导体集成电路和半导体器件具有发送访问请求的起动器、接收访问请求并发送访问响应的目标、对上述访问请求和上述访问响应进行中继的局部路由器、发送访问请求并进行存储器复制动作的DMA控制器、在上述局部路由器之间对上述访问请求和上述访问响应进行中继的全局路由器、以及与外部进行通信的三维耦合电路，其中，上述DMA控制器和上述三维耦合电路与上述局部路由器邻接而配置。

简单地说明在本申请所公开的发明中具有代表性的技术方案所取得的效果如下。