[发明专利]半导体装置

说明书

技术领域

本发明涉及不改变外部形状就可以降低噪声指数并增加增益的半导体装置。

背景技术

将形成有GaAs FET等高频元件的半导体芯片安装在源极框架(source frame)上并且进行树脂密封的半导体装置被利用(例如，参考专利文献1)。

专利文献1 特开昭61-16554号公报

图20是示出现有的半导体装置的平面图，图21是示出现有的半导体装置的立体图。源极框架1在中央部具有下垫板(die pad)2。在该下垫板2上安装有半导体芯片3。此外，直线形的栅极框架4以及漏极框架5与源极框架1分离地设置。该栅极框架4以及漏极5分别具有焊盘(bonding pad)6、7。以与源极框架1的下垫板2成同一平面的方式使焊盘6、7翻转(upset)。

此外，通过多个导线8将半导体芯片3的源极端子9和下垫板2电连接，将半导体芯片3的漏极端子10和焊盘7电连接，将半导体芯片3的栅极端子11和焊盘6电连接。并且，下垫板2、焊盘6、7、半导体芯片3和多个导线8由模型树脂(mold resin)12密封。

在现有的半导体装置中，下垫板2被切割成矩形，焊盘6沿着下垫板2的形状被切割。由此，源极框架1和栅极框架4的间隔较窄，并且两者的对置面积变大。其结果是，源极框架1和栅极框架4之间的电容变大。并且，从下面的数学式(1)、(2)可知，存在源极框架1和栅极框架4之间的电容Cgs增加时噪声指数NF会增加的问题。

(式1)

NF=1+ωfTA···(1)]]>

(式2)

fT∝1Cgs···(2)]]>

其中，NF是噪声指数，ω是角频率，f_T是电流增益遮断频率，A是常数，Cgs是源极栅极间电容。

为了使半导体装置的噪声指数降低，改变半导体装置的外部形状，使源极框架1和栅极框架4的间隔变大，并且减小两者的对置面积即可。但是，从半导体装置的尺寸标准化或制造成本的方面来看，改变外部形状是困难的。

此外，根据下面的数学式(3)可知，为了使半导体装置的增益(最大有效增益)增加，减小源极框架1和栅极框架4之间的电容Cdg即可。

(式3)

MAG=BCdg(k-k2-1)···(3)]]>

此处，MAG是最大有效增益，k是稳定系数，B是常数，Cdg是漏极栅极间电容。