[发明专利]具有低本征延迟的相移电路

权利要求书

1.一种相移电路，其包括：

提供第一延迟的第一延迟电路，其中所述第一延迟包括第一本征延迟和第一有意延迟；

提供匹配延迟的一个延迟匹配电路，其中所述匹配延迟与所述第一本征延迟匹配；和

提供第二延迟的第二延迟电路，其中所述第二延迟包括第二本征延迟和第二有意延迟，其中所述第二本征延迟与所述第一本征延迟匹配而且所述第二有意延迟的长度是所述第一有意延迟的一半。

2.根据权利要求1所述的相移电路，进一步包括：

一控制电路，其基于所述第一延迟和所述匹配延迟控制所述第一延迟电路。

3.根据权利要求2所述的相移电路，

其中所述控制电路基于所述第一延迟和所述匹配延迟控制所述第二延迟电路。

4.根据权利要求2所述的相移电路，进一步包括：

一相位检测器，其被耦合到所述第一延迟电路、所述延迟匹配电路和所述控制电路，其中所述相位检测器检测所述第一延迟电路和所述匹配延迟电路的输出之间的相位差异，而且向所述控制电路提供关于所述相位差异的信息。

5.根据权利要求3所述的相移电路，其中所述第一延迟电路包括：

第一延迟链，其中所述第一延迟链接收一个输入信号并且产生第一组多个输出信号，其中所述第一组多个输出信号是所述输入信号的延迟版本；

第一选择器，其被耦合到所述第一延迟链，其中所述第一选择器从所述第一组多个输出信号中选择一个输出信号，其中所述第一选择 器具有第一选择器本征延迟；

第二延迟链，其中所述第二延迟链接收所述一个输出信号并且产生第二组多个输出信号，其中所述第二组多个输出信号是所述一个输出信号的延迟版本；及

第二选择器，其被耦合到所述第二延迟链，其中所述第二选择器从所述第二组多个输出信号中选择一个输出信号，其中所述第二选择器具有第二选择器本征延迟；

其中所述第一本征延迟包括所述第一选择器本征延迟和第二选择器本征延迟。

6.根据权利要求5所述的相移电路，其中所述第二延迟电路包括：

第三选择器，其被耦合到所述第一延迟链，其中所述第三选择器从所述第一组多个输出信号中选择一个输出信号；

半单元延迟元件，其被耦合到所述第三选择器；及

第四选择器，其被耦合到所述第三选择器和所述半单元延迟元件。

7.根据权利要求6所述的相移电路，进一步包括：

一反相器，其被耦合到所述第一延迟电路，其中所述反相器将所述第二组多个输出信号的所述一个输出信号反相。

8.根据权利要求7所述的相移电路，进一步包括：

耦合到所述匹配延迟电路的第一缓冲器；及

耦合到所述第四选择器的第二缓冲器；

其中所述第一缓冲器的输出是参考信号，第二缓冲器的输出是第二延迟信号，所述输入信号具有百分之五十的占空比，所述第二组多个输出信号中的所述一个输出信号相对于所述参考信号相位移动180度，所述反相器的输出与所述参考信号的相位相同，而且所述第二延迟信号相对于所述参考信号相位移动90度。

9.一种双时钟脉冲产生器，其包括权利要求1所述的相移电路。 

10.一种可编程逻辑器件，其包括权利要求1所述的相移电路。

11.一种包括可编程逻辑器件的数字系统，所述可编程逻辑器件包括权利要求1所述的相移电路。

12.一种产生相移信号的方法，其包括：

将输入信号延迟第一延迟，用以提供第一延迟信号，其中所述第一延迟包括第一本征延迟和第一有意延迟；

匹配所述第一本征延迟用以提供参考信号，其中所述匹配包括用与所述第一本征延迟匹配的延迟来延迟所述输入信号，并且其中，相对于所述参考信号，所述第一延迟信号被延迟所述第一有意延迟；和

以第二延迟来延迟所述输入信号用以提供第二延迟信号，其中所述第二延迟包括第二本征延迟和第二有意延迟，所述第二本征延迟与所述第一本征延迟匹配，所述第二有意延迟是所述第一有意延迟的一半，而且所述第二延迟信号相对于所述参考信号被延迟所述第一有意延迟的一半。