[发明专利]芯片重新配置的封装结构及其方法

说明书

技术领域

本发明有关一种半导体封装方法，特别是将不同尺寸大小及功能的芯片进行重新配置的封装封方法。

背景技术

半导体的技术已经发展的相当的迅速，因此微型化的半导体芯片(Dice)必须具有多样化的功能的需求，使得半导体芯片必须要在很小的区域中配置更多的输入/输出垫(I/0pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(BallGrid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。

随着3C产品的流行，例如：移动电话(Cell Phone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶片级封装(wafer level package；WLP)”的封装技术已经发展出来，其可以在切割晶片成为一个个的芯片之前，就先对晶片进行封装。美国专利公告第5,323,051号专利即揭露了这种“晶片级封装”技术。然而，这种“晶片级封装”技术随着芯片主动面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当芯片再更进一步的缩小后，使得前述的封装技术都无法满足。

为解决此一问题，美国专利公告第7,196,408号已揭露了一种将完成半导体工序的晶片，经过测试及切割后，将测试结果为良好的芯片(good die)重新放置于另一个基板之上，然后再进行封装工序，如此，使得这些被重新放置的芯片间具有较宽的间距，故可以将芯片上的焊垫适当的分配，例如使用向外延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。

然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2～20密耳(mil)，然后再切割成一个个的芯片。此一经过薄化处理的芯片，经过重新配置在另一基板上，再以注模方式将多个芯片形成一封装体；由于芯片很薄，使得封装体也是非常的薄，故当封装体脱离基板之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割工序的困难。

另外，在晶片切割之后，重新配置在另一个基板时，由于新的基板的尺寸较原来的尺寸为大，因此在后续植球工序中，会无法对准，其封装结构可靠度降低。为此，本发明提供一种预先将铜柱形成于芯片上的焊垫，然后再通过薄化工序将铜柱曝露出来，故可以有效地解决植球时无法对准以及封装体产生翘曲的问题。

此外，在整个封装的过程中，还会产生植球时，制造设备会对芯片产生局部过大的压力，而可能损伤芯片的问题；同时，也可能因为植球的材料造成与芯片上的焊垫间的电阻值变大，而影响芯片的性能等问题。为此，本发明提供再一种预先将铜柱形成于芯片上的焊垫，然后再通过薄化工序将铜柱暴露出来，接着再以向外延伸(fan out)技术将植球做适当的配置，除可有效解决损伤芯片的问题，也可同时解决焊垫的间距过小等问题。

发明内容

有鉴于发明背景中所述的植球对准以及封装体翘曲的问题，本发明提供一种利用芯片重新配置的封装结构及其方法，来将多个芯片重新进行配置并进行封装的方法。故本发明的主要目的在于提供一种在芯片上形成导电柱，然后通过薄化工序将导电柱曝露出来，以便在芯片重新配置的封装过程中可以对准，可有效提高制造的良率及可靠度。

本发明的另一主要目的在于提供一种在芯片重新配置的封装方法，是将不同尺寸大小及功能的芯片重新配置在一基板上的封装方法。

此外，本发明还有一主要目的在于提供一种芯片重新配置的封装方法，其可以将12时晶片所切割出来的芯片重新配置于8时晶片的基板上，如此可以有效运用8时晶片的即有的封装设备，而无需重新设立12时晶片的封装设备，可以降低12时晶片的封装成本。

本发明的再一主要目的在于提供一种芯片重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工序的成本