[发明专利]半导体存储器件及其形成方法

权利要求书

1、一种存储单元晶体管，包括：

其中具有第一导电型的第一杂质区的半导体基底；

在第一杂质区上，其中具有第一导电型的第二杂质区的U形半导体层；

位于所述U形半导体层的底部和内侧壁的栅极绝缘层；

在所述栅极绝缘层上的栅极电极，所述栅极电极被U形半导体层的内侧壁围绕；

电连接到所述栅极电极的字线；以及

电连接到第二杂质区的位线。

2、权利要求1的晶体管，其中所述U形半导体层包括单晶硅。

3、权利要求1的晶体管，其中所述U形半导体层包括U形沟道区，作为晶体管中的数据存储区；且其中第二杂质区是晶体管的环形漏区。

4、权利要求3的晶体管，其中第一杂质区作为电接触U形沟道区的底部的晶体管的源区。

5、权利要求3的晶体管，其中所述位线包括围绕并接触环形漏区的环形金属区。

6、一种存储单元晶体管，包括：

其中具有第一导电型的第一杂质区的半导体基底；

在第一杂质区上的柱形栅极电极；

在第一杂质区上，位于所述柱形栅极电极的底部和侧壁的U形栅极绝缘层；

围绕所述U形栅极绝缘层的环形半导体层，所述环形半导体层具有电连接到第一杂质区的第一终端，以及包括晶体管的漏区的第二终端；

电连接到所述栅极电极的字线；以及

电连接到第二杂质区的位线。

7、权利要求6的晶体管，其中所述环形半导体层包括单晶硅。

8、权利要求7的晶体管，其中所述环形半导体层包括环形沟道区，作为晶体管中的数据存储区。

9、权利要求8的晶体管，其中第一杂质区作为晶体管的源区。

10、一种存储器件，包括：

包括第一杂质区的基底；

在第一杂质区上的导电图案；

围绕导电图案的侧壁的半导体图案，且在半导体图案的上部包括第二杂质区；

在导电图案和半导体图案之间的绝缘层；

电连接到导电图案的第一导电线；以及

电连接到第二杂质区的第二导电线。

11、权利要求10的设备，其中半导体图案是单晶硅图案。

12、权利要求10的设备，其中半导体图案包括在第一杂质区和第二杂质区之间的沟道区。

13、权利要求12的设备，其中沟道区作为数据存储元件。

14、权利要求12的设备，还包括：

围绕半导体图案的外墙，且具有与沟道区的顶部表面相同高度的顶部表面的夹层绝缘层。

15、权利要求14的设备，其中夹层绝缘层包括具有相互蚀刻选择性的第一和第二夹层绝缘层。

16、权利要求10的设备，其中半导体图案的顶部表面具有与导电图案的顶部表面相同的高度。

17、权利要求10的设备，其中导电图案是柱形的。

18、权利要求10的设备，其中绝缘层插入在第一杂质区和导电图案之间。

19、权利要求10的设备，其中第一杂质区扩展到第二导电线的方向。

20、权利要求10的设备，其中第二导电线围绕第二杂质区。

21、权利要求20的设备，其中第二导电线具有与第二杂质区相同的厚度。

22、一种形成半导体器件的方法，包括：

在包括第一杂质区的基底上，形成夹层绝缘层，该夹层绝缘层包括露出第一杂质区的开口；

在定义开口的夹层绝缘层的侧壁上，形成半导体图案；

在开口中的半导体图案上，形成栅极绝缘层；

在开口中的栅极绝缘层上，形成导电图案；

在半导体图案的上部，形成第二杂质区；

形成电连接到导电图案的第一导电线；以及

形成电连接到第二杂质区的第二导电线。

23、权利要求22的方法，其中形成半导体图案包括单晶化导电图案。