[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件，更具体地说，涉及一种利用叠层结构在保持器件的可靠性的同时提高集成度的方法。

背景技术

半导体器件包含多个电路。通常，诸如DRAM等半导体存储元件是由单元区域、核心区域、周边区域构成的。单元区域存储数据。核心区域具有用于存取存储在单元区域内的数据的电路。周边区域具有用于驱动半导体存储元件以及输入/输出数据的电路。

在单元区域内，包含单元晶体管以及单元电容器的存储单元以阵列形式排列。这种单元区域含有多个单位单元阵列(单元阵列单位)。

在核心区域内，形成有包含次字线驱动器(sub-word line driver)以及检测放大器的电路。这里，次字线驱动器根据主字线(main wordline)的电压水平来驱动次字线。检测放大器检测并且放大单元的数据。

排(bank)包含多个单位单元阵列以及多个核心区域。举例来说，对于DDR2 512Mbit器件而言，其具有四个排。在排与排之间设置有周边区域，在周边区域中形成有包含自由译码器、输入缓冲器和输出缓冲器的电路。

近年来，越来越多的电路，特别是越来越多的存储单元必须在有限的芯片面积中形成，这是因为随着半导体器件的尺寸减小，需要更高的集成度。

然而，在增加净晶粒数与确保器件可靠性之间存在着难以两全的关系。因此，如果增加净晶粒数，则器件的可靠性便会降低。也就是说，在目前的DRAM结构下，如果不想降低器件的可靠性，则在增加净晶粒数方面会存在结构上的限制。

发明内容

本发明的实施例旨在保持半导体器件的可靠性，并且通过利用叠层结构形成单元区域和核心区域来增加单元区域，从而提高集成度。

根据本发明的一个实施例，一种半导体器件包括：单元阵列区域，其形成在第一半导体基板上；以及核心电路单位，其形成在位于单元阵列之上的第二半导体基板上。

核心电路单位包括检测放大器和次字线驱动器中的至少一者。检测放大器与单元阵列的位线电连接。次字线驱动器与单元阵列的字线电连接。第二半导体基板是以第一半导体基板作为种晶层的外延生长层。根据本发明的一个实施例，半导体器件还包括用于通过生长第一半导体基板来形成第二半导体基板的接触区域。根据本发明的一个实施例，半导体器件还包括在单元阵列区域和第二半导体基板之间形成的绝缘层。绝缘层的厚度在500至5000的范围内。绝缘层是由氧化物膜、氮化物膜、及它们的组合中的任一者所形成的。

根据本发明的一个实施例，一种制造半导体器件的方法包括：在第一半导体基板上形成单元阵列；在单元阵列之上形成第二半导体基板；以及在第二半导体基板上形成核心电路。

形成第二半导体基板的步骤包括：通过选择性蚀刻包含在单元阵列中的层间介电层而形成使第一半导体基板露出的接触孔；以及通过接触孔来生长第一半导体基板。根据本发明的一个实施例，制造半导体器件的方法还包括：平坦地蚀刻生长后的半导体基板。生长第一半导体基板的步骤是将从接触孔露出的第一半导体基板作为种晶层来执行外延生长法。根据本发明的一个实施例，制造半导体器件的方法还包括：在单元阵列与第二半导体基板之间形成绝缘层。绝缘层的厚度在500至5000的范围内。绝缘层是由氧化物膜、氮化物膜、及它们的组合中的任一者所形成的。形成核心电路的步骤包括：在第二半导体基板中形成限定有源区的器件隔离结构；以及在有源区上形成晶体管。根据本发明的一个实施例，制造半导体器件的方法还包括：将核心电路的次字线驱动器与单元阵列的字线电连接。

附图说明

图1是根据本发明实施例的半导体器件的布局图。

图2是沿图1所示半导体器件的线I-I′所截取的剖视图。

图3a至3d是示出图2所示半导体器件的制造方法的剖视图。

具体实施方式

图1是根据本发明实施例的半导体器件的布局图，其示出数排的半导体器件。

半导体器件包括第一半导体基板区域102、第二半导体基板区域104和单元/核心区域108。

在第一半导体基板区域102上形成有包括字线(未显示)、位线(未显示)以及存储单元的单位单元阵列。每个存储单元包括单元晶体管以及单元电容器。

第二半导体基板区域104用作核心电路区域，例如检测放大器与次字线驱动器等电路形成在该核心电路区域中。第二半导体基板区域104包括接触区域106，并且形成在第一半导体基板区域102之上。也就是说，在本实施例中，第一半导体基板区域102和第二半导体基板区域104以叠层结构形成。