[发明专利]半导体封装工艺的验证测试方法以及其使用的共用型基板

说明书

技术领域

本发明有关于半导体装置的制造，特别有关于一种半导体封装工艺的验证测试方法以及其使用的共用型基板。

背景技术

以往在设计半导体封装产品时，通常会经过工程验证测试阶段(EVT，Engineering Verification Test)、设计验证测试阶段(DVT，Design Verification Test)以及生产验证测试阶段(PVT，Production Verification Test)三个阶段。其中，工程验证测试阶段指许多半导体封装产品在刚设计(如芯片的堆叠方式或焊线的打线位置)出来仅为工程样品，在新的设计中，会有许多的问题，例如焊线会受模流的影响而偏移或相互接触。此外，工程验证测试仅做工程样品的验证。每一个封装厂区所使用的半导体封装机台与封装材料不尽相同，故为确定产品设计完整度能与厂内半导体封装机台与现用的封装材料达到完美匹配，应进行各种半导体封装组合并进行堆叠的粘晶工艺测试、焊线工艺测试以及封胶工艺测试，以检验设计的缺失并进行修正。一般而言，在各种半导体封装组合中，会依照设计需求，调整基板上接垫的形成位置、芯片的设置位置与芯片堆叠方式、芯片上焊垫的形成位置或形成在芯片与基板之间焊线的配置图样，故需要额外设计出符合需求的专用特定基板与专用特定芯片，使得基板或芯片都无法共用，故在反复的测试下会浪费许多设计基板或芯片的成本。

发明内容

有鉴于此，本发明的主要目的在于提供一种半导体封装工艺的验证测试方法以及其使用的共用型基板，能模拟真实的半导体封装工艺并检验其缺失，以节省设计基板或芯片的成本。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明所揭示的一种半导体封装工艺的验证测试方法，主要步骤包含：提供共用型基板，该共用型基板具有核心层以及环圈接垫，其中该环圈接垫沿着该核心层的表面周边形成，并在该环圈接垫包围的区域内形成有粘晶区。接着，设置至少一个第一芯片于该共用型基板上，该第一芯片位于该粘晶区。接着，打线形成两个或两个以上第一焊线，这些第一焊线连接该第一芯片至该环圈接垫。在第一次电性连接后，设置第二芯片于该共用型基板或该第一芯片上。之后，打线形成两个或两个以上第二焊线，这些第二焊线连接该第二芯片至该环圈接垫。最后，形成封胶体于该共用型基板上，以密封该第一芯片、该第二芯片、这些第一焊线以及这些第二焊线。本发明还揭示一种上述半导体封装工艺的验证测试方法使用的共用型基板。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

在前述验证测试方法中，该环圈接垫上可电镀形成有金层。

在前述验证测试方法中，该粘晶区可具有网状迹线。

在前述验证测试方法中，该共用型基板可为无电性功能的虚基板(DummySubstrate)。

在前述验证测试方法中，该共用型基板可具有微型安全数字卡(Micro SDCard)的外形，该共用型基板的其中一个侧边形成有突出扣部以及在该突出扣部后端的加宽部。

在前述验证测试方法中，该第二芯片的尺寸可小于该第一芯片的尺寸，用以模拟控制器芯片，并且该第二芯片邻近于该加宽部。

在前述验证测试方法中，该第一芯片可为虚芯片(Dummy Die)，其尺寸大致相当于该粘晶区的尺寸，用以模拟存储器芯片。

在前述验证测试方法中，该第一芯片可具有铝质金属面，大致完全覆盖该第一芯片被这些第一焊线连接的表面。

在前述验证测试方法中，该第二芯片可为铝面虚芯片。

由以上技术方案可以看出，本发明的半导体封装工艺的验证测试方法以及其使用的共用型基板，有以下优点与功效：

一、利用共用型基板具有沿着核心层表面周边形成的环圈接垫以取代一般基板的两个或两个以上位于特定位置的接垫，并使焊线能接合在环圈接垫上的任意部位，以形成连接在芯片与共用型基板之间的任意焊线配置图案，故基板具有共用性且不需设计复杂的线路，以降低基板的设计成本，以供半导体封装工艺的验证测试。

二、借由形成在环圈接垫包围区域内的粘晶区，使共用型基板上能设置任何尺寸的芯片并提供不同的芯片设置位置或芯片堆叠方式。

三、形成在环圈接垫包围区域内的粘晶区具有网状迹线，以提供粘晶的不平整表面借此增加粘晶强度。

四、由于芯片可用以模拟一般的存储器芯片或控制器芯片，且芯片用以与焊线接合的表面为铝面，其可以取代一般芯片上的两个或两个以上焊垫，并使焊线能接合在芯片的表面的任意部位，故芯片也具有共用性。

附图说明