[发明专利]金属绝缘体金属电容器及其制造方法

说明书

本申请根据35U.S.C.§119要求韩国专利申请第10-2007-0062848号(2007年6月26日提交)的优先权，其全部内容通过引用结合于此。

技术领域

本发明涉及半导体器件及其制造方法，更具体地，涉及金属绝缘体金属(MIM)电容器及其制造方法。

背景技术

在同时制造存储元件和数字/模拟逻辑元件的复杂芯片制造过程中，限制附加工艺的总数量和考虑各个工艺的特性是重要的。目前正在试图通过半导体器件的高速运行和高集成度来降低制造成本并改进功率消耗。作为实现了这种改进的一种方法，已经开发出片上系统(System-On-Chip，SOC)器件，其中，在单芯片内提供低电压器件和高电压器件。在SOC器件中，尽管数字器件的特性是重要的，尤其是，诸如电阻器、感应线圈、和电容器的模拟器件的特性变得重要。因此，存在对一种制造器件的方法的需求，这种方法能够通过改进模拟器件(更具体地，电容器)的形成来提高该器件的集成度。

如示例性图1所示，MIM电容器1包括：半导体衬底10；形成在半导体衬底10上和/或上方的下部金属层40；形成在下部金属层40的部分区域上和/或上方的电容器介电层50；形成在电容器介电层50上和/或上方的上部金属层60；形成在上部金属层60上和/或上方的第一焊接金属层70；形成在下部金属层40的除了形成电容器介电层50之外的区域的部分上和/或上方的第二焊接金属层80；第一接触栓(contact plug)72和第一连接布线(wiring)74，用于将第一焊接金属层70与上部金属层60连接；第二接触栓82和第二连接布线84，用于将第二焊接金属层80与下部金属层40连接。下部金属层40和上部金属层60分别包括由Ti制成的第一金属层42和62以及由TiN制成的第二金属层44和64。

示例性图2A至图2E示出用于制造图1中示出的MIM电容器的方法。如示例性的图2A中所示，准备包括三层结构的半导体衬底10。这些层包括通过使硅(Si)氧化或氮化而获得的FSi层12、SiH₄层14和SiN层16。

如示例性图2B所示，接着在包括三个氧化硅或氮化硅层12、14和16的半导体衬底10上和/或上方顺序地形成Ti层42和TiN层44，从而形成下部金属层40。接着在下部金属层40的整个表面上和/或上方形成电容器介电层50到640或更高的厚度。接着在电容器介电层50的部分区域上和/或上方顺序地形成Ti层62和TiN层64，从而形成上部金属层60。

如示例性图2C所示，接着在半导体衬底10的整个表面上和/或上方形成氧化硅(例如，SiH₄和FSi)层18、20、22和24。接着使用掩模对半导体衬底10的整个表面进行光刻和蚀刻处理，以在下部金属层40和上部金属层60上和/或上方形成光刻胶图案。

如示例性图2D所示，然后将诸如铜的金属材料埋入通过光刻和蚀刻处理形成的光刻胶图案中，从而在上部金属层60上和/或上方形成第一接触栓72，以及在下部金属层40上和/或上方形成第二接触栓82。第一接触栓72和第二接触栓82可分别与上部金属层60和下部金属层40连接。第一接触栓72可延伸通过层间绝缘层24、FSi层22和SiN层18，以与上部金属层60连接。第二接触栓82可延伸通过层间绝缘层24、FSi层22、SiH₄层20、SiN层18和电容器介电层50，以与下部金属层40连接。然后形成第一四乙基原硅酸盐(TEOS)层26。然后使用掩模对第一TEOS层26的整个表面进行光刻和蚀刻处理，从而在第一接触栓72和第二接触栓82上和/或上方形成光刻胶图案。

如示例性图2E所示，然后将诸如铜的金属材料埋入通过光刻和蚀刻处理形成的光刻胶图案中，从而形成第一连接布线74和第二连接布线84。第一连接布线74与第一接触栓72连接，而第二连接布线84与第二接触栓82连接。接着顺序地形成氮化硅(SiN)层28和第二TEOS层30。接着使用掩模对氮化硅(SiN)层28和第二TEOS层30的整个表面进行光刻和蚀刻处理，从而在第二TEOS层30上和/或上方形成光刻胶图案。接着将诸如铜的金属材料埋入通过使用光刻胶图案作为掩模来蚀刻氮化硅(SiN)层28和第二TEOS层30所获得的合成通孔中，从而形成与第一连接布线74连接的第一焊接金属层70和与第二连接布线84连接的第二焊接金属层80。