[发明专利]多信道混合密度内存储存装置及其控制方法

说明书

技术领域

本发明涉及一种储存装置，尤指一种混合密度内存（Hybrid Density Memory）储存装置及其控制方法。 

背景技术

读写数据于储存装置中是很耗费时间的动作，为追求加快储存装置的存取速度，公知技术大多于储存装置中设置多个内存，并借由并联该些内存以同时间将数据存取于多个内存中，进而倍增数据传输及存取的速度。 

请参阅图1，该图为公知的多信道内存储存装置的系统架构示意图，其中以并联两组内存为例来说明双信道内存储存装置存取数据的运作情形。如图1所示，一多信道内存储存装置13应用于一数字系统1中，该储存装置13耦接于主机11，接受主机11所下达的指令运作，以配合执行写入与读取数据。 

多信道内存储存装置13包括有一控制单元131和六个内存A～F。控制单元131耦接于主机11与内存A～F之间，用以接收主机11所下达的一指令，以将该指令所对应一逻辑区块地址的数据存取于内存A～F中。内存A～F进一步分成两组，其中内存A、B、C为同一组，而内存D、E、F为同一组。内存A、B、C以及内存D、E、F分别通过数据传输线135、139以及指令传输线133、137与控制单元131耦接以传输数据。利用两个指令传输线133、137来传递不同的指令，可使上述两组内存同时间进行不同的存取动作。 

接着，请参考图2，该图为公知的多信道内存储存装置的又一系统架构示意图，其为图1的变体。如图2所示，相较于图1，内存A、B、C以及内存D、E、F分别通过数据传输线235、237以及共享一指令传输线233与控制单元131耦接以传输数据。通过同一个指令传输线233所传递的指令，使上述两组内存同时间进行读取或写入动作。 

储存装置中使用的内存通常全采用多级单元型内存（Multi-level-cell,MLC）或单级单元型内存（Single-level-cell,SLC），其中以多级单元制成的内存为高密度内存（High density memory,HDM），而以单级单元制成的内存为低密度内存（Low density memory,LDM）。低密度内存存取数据的速度快、可靠度高、抹除耐用次数多； 而高密度内存储存容量大、成本低，鉴于两种内存的特性，进而发展出在单一储存装置内同时具备上述两种不同密度的内存，即为混合密度内存（Hybrid density memory）。 

多信道内存储存装置的架构虽已趋于成熟，然而并未提出混合密度内存应用于多信道概念的架构与方法，因此要如何在多信道系统架构下配置高密度内存以及低密度内存，以能利用两种内存的优点来有效率地存取资料，为目前急欲解决的问题。 

发明内容

有鉴于此，本发明提出在多信道系统架构下配置高密度内存以及低密度内存的较佳型态，并依据两种内存的特性来使用不同的错误更正电路，期加快储存装置的存取速度，并同时提高处理数据的效能。 

因此，本发明的目的在于提供一种多信道混合密度内存储存装置及其控制方法，俾能在配置数据到内存时，加快储存装置的存取速度，亦同时提升数据传输速率的目的。 

本发明揭示一种多信道混合密度内存储存装置，适用于存取一更新数据，该储存装置包括有一非挥发性内存单元、多条指令传输线以及一控制单元，其中非挥发性内存单元包括并联的多组记忆模块，每一该记忆模块中具有至少一低密度记忆单元以及至少一高密度记忆单元；多条指令传输线耦接于该多组记忆模块，以使得该多组记忆模块中的每一记忆模块耦接一条指令传输线；通过该多条指令传输线中的一条耦接于该组记忆模块中的一记忆模块，该多条指令传输线传输多个指令，用以将该更新数据同时进行分属多个不同记忆模块的该些低密度记忆单元或该些高密度记忆单元中的存取动作；其中该更新数据若从该高密度记忆单元传输至该低密度记忆单元，该控制单元会将该更新数据等分后同时传至该低密度记忆单元；而该更新数据若从该低密度记忆单元传输至该高密度记忆单元，该控制单元会将该更新数据合并后传至该高密度记忆单元。 

于本发明的一具体实施例中，其中更新数据存取于一主机与该非挥发性内存单元之间，或存取于该低密度记忆单元与该高密度记忆单元之间。