[发明专利]半导体器件的制造方法以及半导体器件

说明书

技术领域

本发明涉及一种半导体器件的制造方法以及半导体器件，特别是涉及一种具有n型MISFET和p型MISFET的半导体器件的制造方法以及半导体器件。

背景技术

硅超集成电路(LSI)是支持将来的高度信息化社会的基础技术的一种。集成电路的高功能化需要作为其构成元件的MISFET(MetalInsulator Semiconductor Field Effect Transistor)的高性能化。元件的高性能化基本上根据比例缩小原则(scaling)进行，但是近年来由于各种物性界限，不仅是利用元件的超微小化得到的高性能化，而且元件本身的动作也处于困难的状况。

在这种物性界限之一中存在源/漏区的寄生电阻的问题。图50示出现有技术的典型的MISFET。如图50所示，在源电极和漏电极上形成有硅化物层510，在该硅化物层510与形成在硅化物层510周边上的高浓度杂质层508及延伸扩散层505之间形成肖特基接合。并且，如图50所示，源/漏电极的寄生电阻分解为硅化物层自身的电阻(Rs)、高浓度杂质层的电阻(Rd)这样的由体膜引起的电阻、以及上述接合的界面电阻(Rc)这三种。

其中，通常可知界面电阻(Rc)最大。另外，上述界面电阻不会根据比例缩小原则变小。因而，为了提高将来的MISFET的性能，降低上述界面电阻成为非常重要的课题。

并且，关于界面电阻(Rc)的低电阻化，可知重要的是硅化物层510和高浓度杂质层508在界面部分中的杂质的高浓度化。并且，理想的是在此时离界面在更窄的范围例如20nm以内，偏析更高浓度例如5×10¹⁹cm^-3以上的活性化的杂质。

图51示出了在硅化物层和高浓度杂质层(Si层)之间形成的肖特基接合的能带图。电子对于与肖特基势垒高度(SBH：SchottkyBarrier Height)相当的能量的山产生隧道效应，从而在硅化物层-高浓度杂质层之间移动。该电子的隧道效应的产生容易度通常称为隧道概率，接合界面的隧道概率越高，界面电阻越低。

并且，已知隧道概率相对于肖特基势垒高度与隧道距离的积呈指数减少，有效地降低肖特基势垒高度以及隧道距离与界面电阻的降低相关联。

通过使硅化物层和高浓度杂质层的界面中的杂质浓度变高且偏析，如图52所示，产生使Si层的能带的弯曲变强的效果，隧道距离减小。并且，根据采用镜像效果计算的图52的能带图可知，肖特基势垒高度自身也降低。因而，肖特基势垒高度和隧道距离的积减少，实现了降低界面电阻(Rc)。

另一方面，关于硅化物层本身的电阻(Rs)，近年来使用电阻比以往的TiSi₂(钛硅化物)膜、CoSi₂(钴硅化物)膜低的NiSi(镍硅化物)膜。该NiSi膜从如下点出发有望视为材料：除了低电阻外还可在低温中形成；硅化物形成时的Si消耗量少，可形成浅的硅化物层；以及功函数在Si(硅)能带的中间禁带(mid-gap)附近，适合作为n型以及p型双方的MISFET的硅化物材料的同时应用。图53示出了将该NiSi膜应用于硅化物层的情况下的典型的工艺流程。

这样，有望将NiSi视为硅化物材料。由此，关于接合的界面电阻(Rc)的低电阻化，特别是NiSi层和Si层的界面的低电阻化成为重要的课题之一。

作为实现NiSi层和Si层的界面电阻(Rc)低电阻化的方法，公开了如下的技术即所谓的杂质偏析工艺：使硅化物形成前通过离子注入形成的杂质层在硅化物形成时偏析到硅化物层和Si层的界面，在该界面形成高浓度的杂质偏析层(例如，非专利文献1)。

在图54示出了由背面SIMS(Secondary Ion Mass Specroscopy)观察通过上述杂质偏析工艺而形成的NiSi层/Si层的界面而得到的结果。图54(a)是杂质为As(砷)的情况，图54(b)是杂质为B(硼)的情况。

如图54(a)所示，在是作为n型Si的代表性杂质的As(砷)的情况下，相对于界面在两侧分布有杂质。与此相对，如图54(b)所示，在是作为p型Si的代表性杂质的B(硼)的情况下，在硅化物化中B被取入到NiSi膜，因此其大多分布在NiSi膜中，Si膜侧的杂质浓度变得极低。