[发明专利]一种FPGA内嵌双端口存储器的测试方法

说明书

技术领域

本发明涉及一种存储器的测试方法，特别是一种FPGA内嵌双端口存储器的测试方法。

背景技术

FPGA内嵌双端口存储器是一种特殊的双端口存储器，它的特点在于存储器可被配置为多种工作模式，不同的工作模式下存储器具有不同的数据宽度和存储深度。对FPGA内嵌双端口存储器测试的关键是确保在各个工作模式下的各种类型的故障的测试覆盖率达到100％。

近年来，FPGA中的内嵌双端口存储器在芯片中所占面积越来越大，在实际应用中的使用频率也越来越高，因此对内嵌双端口存储器的全面测试成为了FPGA测试技术中特别重要的环节。国外对双端口存储器的测试进行了研究，提出了很多测试方法，这些方法大都以March C算法为基础产生测试向量，将此向量施加到规模固定的双端口存储器中，并对双端口存储器的输出结果进行检验。这些方法一般都要将测试程序运行两次，每次只测试一个端口，但这样的测试方法与双端口存储器的实际工作模式有差别，会降低某种耦合故障的测试覆盖率。国内在此领域的研究还处于起步阶段，尚无一种成熟的测试方法。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种具有高测试覆盖率的FPGA内嵌双端口存储器的测试方法。

本发明的技术解决方案是：一种FPGA内嵌双端口存储器的测试方法，其特征在于步骤如下：

(1)对FPGA内嵌的各双端口存储器的两个存储端口进行编号，分别为端口A和端口B；

(2)将各内嵌双端口存储器端口A的输入地址端A、输入数据端A、端口使能端A、读写使能端A、复位控制端A、时钟输入端A分别并联在一起作为公共输入端A，将各内嵌双端口存储器端口A的输出端按位分别并联在一起作为并行输出端A；将各内嵌双端口存储器端口B的输入地址端B、输入数据端B、端口使能端B、读写使能端B、复位控制端B、时钟输入端B分别并联在一起作为公共输入端B，将各内嵌双端口存储器端口B的输出端按位分别并联在一起作为并行输出端B；

(3)将各内嵌双端口存储器配置为相同的工作模式；

(4)将各内嵌双端口存储器的端口A设为有效，端口B设为无效，通过公共输入端A对并联的各存储器施加March C算法测试向量进行故障测试；

(5)将各内嵌双端口存储器的端口B设为有效，端口A设为无效，通过公共输入端B对并联的各存储器施加March C算法测试向量进行故障测试；

(6)将各内嵌双端口存储器的端口A和端口B同时设为有效，通过公共输入端A和公共输入端B对并联的各存储器同时施加组合向量进行两端口的关联性故障测试；

(7)将各内嵌双端口存储器设置为相同的其它工作模式，重复步骤(4)～(6)进行测试。

所述步骤(4)中通过公共输入端A对并联的各存储器施加March C算法测试向量进行故障测试的方法为：

(1)各内嵌双端口存储器通过端口使能端A激活端口A，通过端口使能端B关闭端口B；

(2)按任意顺序给存储器的每个地址单元的每个存储位写入0；然后按升序从存储器的起始地址开始读出每个地址单元的每个存储位的存储值，各存储器的读出值按位进行或操作和异或操作，判断对应位是否都相同并且都为0；

(3)按升序从存储器的起始地址开始给每个地址单元的每个存储位写入1，然后按升序从存储器的起始地址开始读出每个地址单元的每个存储位的存储值，各存储器的读出值按位进行与操作和异或操作，判断对应位是否都相同并且都为1；

(4)按升序从存储器的起始地址开始给每个地址单元的每个存储位写入0，然后按降序从存储器的末地址开始读出每个地址单元的每个存储位的存储值，各存储器的读出值按位进行或操作和异或操作，判断对应位是否都相同并且都为0；

(5)按降序从存储器的末地址开始给每个地址单元的每个存储位写入1，然后按降序从存储器的末地址开始读出每个地址单元的每个存储位的存储值，各存储器的读出值按位进行与操作和异或操作，判断对应位是否都相同并且都为1；

(6)按降序从存储器的末地址开始给每个地址单元的每个存储位写入0，然后按任意顺序从存储器的末地址开始读出每个地址单元的每个存储位的存储值，各存储器的读出值按位进行或操作和异或操作，判断对应位是否都相同并且都为0。

所述步骤(5)中通过公共输入端B对并联的各存储器施加March C算法测试向量进行故障测试的方法为：

(1)各内嵌双端口存储器通过端口使能端B激活端口B，通过端口使能端A关闭端口A；