[发明专利]具有锁存电路的分频器及方法

说明书

技术领域

本发明涉及分频器，更具体地涉及包括锁存电路的分频器。

背景技术

目前，随着有关技术的快速发展，对高性能的电子电路的需求日益增加。由此，分频器(如二分频电路)广泛地应用于电子电路中以满足不同领域(如全球定位系统(GPS)接收机，码分多址(CDMA)收发机等)的需求。

图1所示为传统二分频电路100的方框图。二分频电路100采用两个相同的锁存电路(如锁存电路110和120)。一个锁存电路的输出传送给另一个锁存电路的输入，反之亦然。每个锁存电路均由一对互补的时钟信号CLKP和CLKN控制，并具有一对输入端(DP和DN)和一对输出端(QP和QN)。

图2所示为传统二分频电路(如二分频电路100中的锁存电路110或120)中的锁存电路200的方框图。锁存电路200包括多个连续级电路，从地依次连接到源电压V_DD。第一级包括作为电流源的NMOS晶体管210。NMOS晶体管210的源极与地相连，栅极接收控制电压V_BIAS。在第一级中，当NMOS晶体管210工作在有效区时，电流TPRES(也可称为源电流)流经NMOS晶体管210。第二级包括源极相连的NMOS晶体管220和222，其源极均与NMOS晶体管210的漏极相连，其栅极分别与一对互补时钟信号CLKP和CLKN相连。第三级包括相并联的第一子电路和第二子电路。第一子电路包括一对源极相连的NMOS晶体管230和232，用于接收输入信号DP和DN。NMOS晶体管230的漏极经由串联电阻240与源电压V_DD相连，NMOS晶体管232的漏极经由串联电阻242与源电压V_DD相连。第二子电路包括一对交叉相连的NMOS晶体管231和233。NMOS晶体管230和231的漏极与NMOS晶体管233的栅极相连。NMOS晶体管232和233的漏极与NMOS晶体管231的栅极相连。

当NMOS晶体管230导通、NMOS晶体管232断开时，输出信号QP为逻辑高(如V_DD)，而输入信号QN为逻辑低(如V_DD-I_PRES*R₁)。类似，当NMOS晶体管230断开、NMOS晶体管232导通时，输出信号QP为逻辑低(如V_DD-I_PRES*R₁)，而输出信号QN为逻辑高(如V_DD)。因此，输出信号QN的电压振幅为逻辑高与逻辑低的差值，如等式(1)所示。

V_SWING＝V_HIGH-V_LOW＝V_DD-(V_DD-I_PRES*R₁)＝I_PRES*R₁    (1)

V_SWING表示输出信号QN的电压振幅。V_HIGH表示当输出信号QN为逻辑高时的电压值。V_LOW表示当输出信号QN为逻辑低时的电压值。R₁表示串联电阻240的阻值。类似，输出信号QP的电压振幅等于I_PRES*R₂。R₂表示串联电阻242的阻值。

图3所示为控制锁存电路(如锁存电路200)的传统偏置电路300的方框图。偏置电路300向NMOS晶体管210的栅极提供电压。偏置电路300包括栅极相连的PMOS晶体管310和312，其源极均与源电压V_DD相连。PMOS晶体管310的漏极经由串联电阻320与地相连，PMOS晶体管312的漏极经由NMOS晶体管322与地相连。偏置电路300还包括运算放大器330，其输出端与PMOS晶体管310的栅极相连，其正输入端与PMOS晶体管310的漏极相连。运算放大器310接收输入参考电压，PMOS晶体管310的漏极电压被强置等于该输入参考电压。由于PMOS晶体管310和312形成电流镜，且由于PMOS晶体管310的尺寸与PMOS晶体管312的尺寸相同，则流经PMOS晶体管312的电流就等于流经串联电阻320的电流。当NMOS晶体管210的尺寸与NMOS晶体管322的尺寸相同时，流经NMOS晶体管210的电流就等于流经串联电阻320的电流，如等式(2)所示。