[发明专利]具有锁存电路的分频器及方法

权利要求书

1.一种分频器，其特征在于，所述分频器包括：

第一锁存电路；以及

与第一锁存电路相连的第二锁存电路，每个锁存电路包括：

产生源电流的第一级，所述第一级包括第一晶体管，其源极和衬底与源电压相连；

接收一对输入信号并产生一对输出信号的第二级；以及

接收所述源电流和一对时钟信号的第三级，所述第三级包括由所述时钟信号控制的多个晶体管，每个晶体管的源极和衬底与地相连，其中第二级连接在第一级与第三级之间，所述源电流从所述第一级经由所述第二级流至所述第三级。

2.根据权利要求1所述的分频器，其特征在于，所述第一级中的第一晶体管包括p沟道金属氧化半导体(PMOS)晶体管。

3.根据权利要求1所述的分频器，其特征在于，所述第三级中的每个晶体管包括n沟道金属氧化半导体(NMOS)晶体管。

4.根据权利要求1所述的分频器，其特征在于，所述第二级包括相并联的第一子电路和第二子电路。

5.根据权利要求4所述的分频器，其特征在于，所述第一子电路包括一对源极相连的晶体管用于接收所述输入信号，所述第二子电路包括一对交叉相连的晶体管用于产生所述输出信号。

6.根据权利要求5所述的分频器，其特征在于，所述源极相连的晶体管和所述交叉相连的晶体管的源极与第三级中的多个晶体管的漏极相连。

7.根据权利要求5所述的分频器，其特征在于，所述源极相连的晶体管的漏极与第一级中的第一晶体管的漏极相连。

8.根据权利要求1所述的分频器，其特征在于，还包括与第一锁存电路相连且控制所述第一晶体管的偏置电路。

9.根据权利要求1所述的分频器，其特征在于，电压控制振荡器与分频器相连并产生所述的时钟信号。

10.根据权利要求1所述的分频器，其特征在于，所述第三级中的晶体管包括第二晶体管和第三晶体管，所述时钟信号包括控制所述第二晶体管的第一时钟信号和控制所述第三晶体管的第二时钟信号，所述第一时钟信号与所述第二时钟信号互补，所述第二晶体管和所述第三晶体管交替获取所述源电流。

11.根据权利要求1所述的分频器，其特征在于，所述第一锁存电路的输出信号作为所述第二锁存电路的输入信号，所述第二锁存电路的输出信号作为所述第一锁存电路的输入信号。

12.根据权利要求1所述的分频器，其特征在于，所述输出信号的电压振幅基于所述源电流产生。

13.一种分频方法，其特征在于，包括：

第一级的第一晶体管产生源电流，其源极和衬底与源电压相连；

时钟信号控制第三级的第二晶体管，其源极和衬底与地相连；

所述时钟信号的互补信号控制所述第三级的第三晶体管，其源极和衬底与地相连；以及

所述第二晶体管和所述第三晶体管从所述第一晶体管经由第二级交替获取所述源电流，所述第二级连接在所述第一级和所述第三级之间并用于接收一对输入信号以及产生一对输出信号。

14.根据权利要求13所述的分频方法，其特征在于，所述第一晶体管包括p沟道金属氧化半导体(PMOS)晶体管。

15.根据权利要求13所述的分频方法，其特征在于，所述第二晶体管和所述第三晶体管包括n沟道金属氧化半导体(NMOS)晶体管。

16.根据权利要求13所述的分频方法，其特征在于，还包括：

所述第二晶体管经由所述第二级的一对源极相连的晶体管接收所述源电流；以及

所述第三晶体管经由所述第二级的一对交叉相连的晶体管接收所述源电流。

17.根据权利要求16所述的分频方法，其特征在于，所述源极相连的晶体管和所述交叉相连的晶体管的源极与所述第二晶体管和所述第三晶体管的漏极相连。

18.根据权利要求16所述的分频方法，其特征在于，所述源极相连的晶体管的漏极与所述第一晶体管的漏极相连。