[发明专利]场效应晶体管、包括场效应晶体管的逻辑电路及制造方法

说明书

技术领域

示例实施例涉及一种场效应晶体管、一种包括该场效应晶体管的逻辑电 路及其制造方法。其他示例实施例涉及一种可根据具有双极性特性的层上的 栅的位置作为p型或n型晶体管操作的场效应晶体管、一种包括该场效应晶 体管的逻辑电路及其制造方法。

背景技术

形成在传统硅基底上的场效应晶体管和互补金属氧化物半导体(CMOS) 逻辑电路由于硅的降低的载流子迁移率会具有相对低的操作速度。已经研究 了具有提高的载流子迁移率的硅的替代材料，例如，在传统的杂质掺杂中， 使用导电材料形成电极区和沟道区的技术。

可使用光刻技术将例如石墨烯(graphene)的材料图案化为具有源区、 漏区和沟道区的单片(monolithic)材料层。然而，单片材料层具有双极性特 性，因此单片材料层在场效应晶体管和逻辑电路中使用时可能存在困难。

发明内容

示例实施例提供一种将具有双极性特性的材料用于场效应晶体管和逻辑 电路的技术以及该场效应晶体管和逻辑电路的制造方法。根据示例实施例， 所述场效应晶体管可包括：双极性层，包括源区、漏区以及源区和漏区之间 的沟道区，其中，源区、漏区以及沟道区以单片结构形成；栅电极，位于沟 道区上；绝缘层，隔离栅电极与双极性层，其中，在与第一方向相交的第二 方向上，源区和漏区的宽度大于沟道区的宽度，源区和漏区在第一方向上彼 此连接。

根据示例实施例，所述制造场效应晶体管的方法可包括：在单片结构中 形成包括源区、漏区以及源区和漏区之间的沟道区的双极性层；在沟道区上 形成栅电极；形成隔离栅电极与双极性层的绝缘层，其中，在与第一方向相 交的第二方向上，源区和漏区的宽度大于沟道区的宽度，源区和漏区在第一 方向上彼此连接。

栅电极可靠近源区形成，使得所述场效应晶体管为n型操作。栅电极可 靠近漏区形成，使得所述场效应晶体管为p型操作。沟道区可具有大约5nm 至大约100nm的宽度。

双极性层可以为单层，并且可由从氮化硼、碲化镉、硒化铌构成的组中 选择的材料形成。双极性层可以是由铋锶钙铜氧化物形成的半层。双极性层 可包括大约1个至大约9个石墨烯层。

栅电极可包括在沟道区上分别靠近源区和漏区形成的第一栅电极和第二 栅电极，其中，当电压被选择性地施加到第一栅电极或第二栅电极时，所述 场效应晶体管为n型或p型。所述场效应晶体管还可包括基底，其中，绝缘 层形成在基底上，并且双极性层形成在绝缘层上。所述场效应晶体管还可包 括基底，其中，栅电极形成在基底和绝缘层之间。

根据示例实施例，逻辑电路可包括至少一个p型晶体管和至少一个n型 晶体管的逻辑电路，其中，所述至少一个p型晶体管和所述至少一个n型晶 体管的每个是根据示例实施例的场效应晶体管。根据示例实施例，制造逻辑 电路的方法可包括：根据示例实施例的制造场效应晶体管的方法制作至少一 个p型晶体管和至少一个n型晶体管。

附图说明

通过下面结合附图进行的详细描述，将会更加清楚地理解示例实施例。 图1至图10B表示这里描述的非限制示例实施例。

图1和图2分别是根据示例实施例的包括双极性材料的场效应晶体管的 截面图和平面图；

图3A至图3D是示出根据示例实施例的图1和图2的双极性场效应晶体 管的操作的示意性带隙图；

图4和图5分别是根据示例实施例的包括双极性材料的场效应晶体管的 截面图和平面图；

图6和图7分别是根据示例实施例的包括双极性材料的场效应晶体管的 截面图和平面图；

图8A是根据示例性实施例的NOT逻辑门的平面图；

图8B是图8A的NOT逻辑门的等效电路；

图9A是根据示例实施例的NAND逻辑门的平面图；

图9B是图9A的NAND逻辑门的等效电路；

图10A是根据示例实施例的NOR逻辑门的平面图；

图10B是图10A的NOR逻辑门的等效电路。