[发明专利]电平移动电路和半导体器件有效
申请号: | 200810109852.9 | 申请日: | 2008-05-30 |
公开(公告)号: | CN101350618A | 公开(公告)日: | 2009-01-21 |
发明(设计)人: | 原田祐一;伊仓巧裕;渡边泰正;上野胜典 | 申请(专利权)人: | 富士电机电子技术株式会社 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185;H01L21/784 |
代理公司: | 上海专利商标事务所有限公司 | 代理人: | 张鑫 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电平 移动 电路 半导体器件 | ||
技术领域
本发明涉及电平移动电路和半导体器件,其中防止因电路中过电流的流动所引起的损坏和故障的发生。
背景技术
图17示出逆变器或其它功率变换设备中功率半导体开关元件与常规半导体器件(HVIC,即高压集成电路)之间的连接的一个示例。
图17示出半桥的一个示例,其中两个功率半导体开关元件(在此为IGBT 114、115)串联连接;通过交替地导通上臂IGBT 115和下臂IGBT 114,高电位或低电位从用作输出端子的Vs端子交替输出,并且交流电被提供给L负载118(提供的是交流电)。
即,令IGBT 114和IGBT 115这样工作:当输出高电势时,上臂IGBT115被导通而下臂IGBT 114被截止;而当相反输出低电势时,上臂IGBT 115被截止而下臂IGBT 114被导通。反并联连接到IGBT 114、115的二极管116和117是FWD(续流二极管)。驱动半导体器件111(HVIC)输出以GND为基准的一个信号作为下臂IGBT 114的栅极信号,并输出以以Vs端子为基准的一个信号作为上臂IGBT 115的栅极信号。因此半导体器件111(HVIC)必须设置有电平移动功能。
在附图标记中,Vss指示高压电源的高电位侧,GND为接地,Vs是中间电位,H-VDD是将Vs端子作为基准的低压电源的高电位侧,L-VDD是将GND作为基准的低压电源的低电位侧,H-IN是输入端子并且输入信号输入到连接于电平上移电路的低侧上的C-MOS电路的栅极,L-IN是输入端子并且输入信号输入到连接于下臂IGBT 114的栅极的低侧上的C-MOS电路的栅极,H-OUT是输出端子并输出高侧C-MOS电路的信号且该信号被输出到上臂IGBT 115的栅极,L-OUT是输出端子并输出信号输出到下臂IGBT 114的栅极,ALM-IN是输入端子并在检测上臂IGBT 115的温度和过 电流时输入检测信号的信号,而ALM-OUT是输出端子并输出电平下移了的检测信号的信号。
图18和图19是示出电平移动电路及其外围电路的电路图;图18是包括电平上移电路的电路图,而图19是包括电平下移电路的电路图。
在以下说明中,“p”指示p型,而“n”指示n型。
传送电平移动电路的输入信号的低侧C-MOS电路、以及向上臂IGBT115传送电平移动电路的输出信号的高侧C-MOS电路被示为外围电路。
在图18中,当输入信号(H-IN)被输入到低侧电路时,信号通过低侧电路的C-MOS电路,并被输入到电平上移电路的n沟道MOSFET 41的栅极。该信号将n沟道MOSFET 41导通和截止,电平上移电路的输出信号被从输出部分101输出,并且借助于该信号,高侧电路的C-MOS电路输出on/off输出信号(H-OUT)。该输出信号被转换成以Vs为基准的信号。该输出信号被输入到上臂IGBT 115的栅极,从而导通和截止上臂IGBT 115。图18的电平上移电路在上臂IGBT 115是n沟道器件时是必要的。
在图19中,电平下移电路采用p沟道MOSFET 43和电平移动电阻器72;二极管76与电平移动电阻器并联连接。ALM-IN信号被输入到高侧电路的C-MOS电路的栅极,而C-MOS电路输出信号被输入到电平下移电路的p沟道MOSFET 43的栅极。通过导通和截止p沟道MOSFET 43,低侧信号从电平下移电路的输出部分102输出,并且从低侧电路的C-MOS电路输出的电平下移了的信号作为检测信号从ALM-OUT向低侧输出。
图20详细示出常规半导体器件(HVIC)的电平移动电路;在此(a)是电平上移电路图,(b)是电平下移电路图。
此图中(a)所示的电平上移电路包括电平移动电阻器71和其漏极连接到电平移动电阻器71的n沟道MOSFET 41,其中电平移动电阻器71与n沟道MOSFET 41的连接用作电平上移电路的输出部101。为了防止在H-VDD处于比GND电位低得多的电位时(当施加了过量负电压时)电平移动电阻器71失效,将二极管75与电平移动电阻器71并联连接。进一步的优点在于:当过电压被施加于H-VDD时,二极管75防止过量电压被施加于高侧电路的C-MOS电路的MOSFET的栅极。通常齐纳二极管被用作 此二极管。此外,n沟道MOSFET 41还结合有反并联体二极管42。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机电子技术株式会社,未经富士电机电子技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810109852.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种聚苯胺/银纳米复合材料的制备方法
- 下一篇:配送中心步进式配货流水线系统