[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体器件的形成方法。

背景技术

随着超大规模集成电路ULSI(Ultra Large Scale Integration)的飞速发展，集成电路制造工艺变得越来越复杂和精细。为了提高集成度，降低制造成本，半导体器件的关键尺寸不断变小，芯片单位面积内的半导体器件数量不断增加。在半导体器件关键尺寸减小的同时，半导体器件图形也不断地细微化。然而，细微图形和细微节距的形成越发困难起来，为了形成细微图形，引入了在一层膜层上将光掩膜版上图形进行双重曝光工艺。

现有用双重曝光工艺制作半导体器件的方法参考图1至图5，在图1中，在包含驱动电路等结构的半导体衬底101上形成第一掩膜层102，其中，第一掩膜层102的材料可以为多晶硅或氮氧化硅等，作用为在后续刻蚀过程中保护半导体衬底101免受刻蚀气体的影响；形成第一掩膜层102的方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法等。然后，在第一掩膜层102上用化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法等方法形成第二掩膜层103，第二掩膜层103的材料可以是氮化硅等，作用为用以后续刻蚀过程中保护第一掩膜层102的完整。在第二掩膜层103上形成第一抗反射层104，用以后续曝光工艺中保护下面的膜层免受光的影响，形成第一抗反射层104的方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法或旋涂法等。在第一抗反射层104上旋涂第一光刻胶层105。

如图2所示，将光掩模版10及带有各膜层的半导体衬底100放入光刻装置中，将光掩模版10上的掩模版半导体器件图形12通过光刻技术转移至第一光刻胶层上，形成第一光刻胶半导体器件图形105a。以第一光刻胶层为掩膜，沿第一光刻胶半导体器件图形105a，用干法刻蚀法刻蚀第一抗反射层104和第二掩膜层103至露出第一掩膜层102，形成第一半导体器件图形。

如图3所示，用灰化法去除第一光刻胶层105；在第一抗反射层104和第一掩膜层102上形成第二抗反射层107，所述形成方法为化学气相沉积法或等离子体增强化学气相沉积法或物理气相沉积法或旋涂法等；周旋涂法在第二抗反射层107上形成第二光刻胶层，且将第二光刻胶层填充满第一半导体器件图形之间的开口106，经过甩干后，第二光刻胶层表面平整；将带有各膜层的半导体衬底100相对于光掩模版进行移动，移动的距离为使第一半导体器件图形与后续的第二半导体器件图形之间的节距为目标节距所需的尺寸；将光掩模版10上的掩模版半导体器件图形12通过光刻技术转移至第二光刻胶层上，形成第二光刻胶半导体器件图形108a。

如图4所示，以第二光刻胶层为掩膜，用干法刻蚀法，沿第二光刻胶半导体器件图形108a及第一半导体器件图形，刻蚀第二抗反射层107至露出第二掩膜层102，形成目标半导体器件图形。

如图5所示，用灰化法去除第二光刻胶层；以第二抗反射层107为掩膜，沿目标半导体器件图形，用干法刻蚀法刻蚀第二掩膜层至露出半导体衬底101，形成目标半导体器件102a。

现有用双重曝光工艺制作半导体器件，由于在形成第一半导体器件图形过程中，需要沉积第一抗反射层和第二掩膜层两层膜层，使工艺步骤变复杂，制造成本提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，简化工艺步骤，降低制造成本。

为解决上述问题本发明提供一种半导体器件的形成方法，包括：在半导体衬底上依次形成掩膜层、抗反射及刻蚀阻挡复合层和第一光刻胶层；将光掩模版上的掩模版半导体器件图形转移至第一光刻胶层上，形成第一光刻胶半导体器件图形；以第一光刻胶层为掩膜，刻蚀抗反射及刻蚀阻挡复合层至露出掩膜层，形成第一半导体器件图形；去除第一光刻胶层后，在抗反射及刻蚀阻挡复合层和掩膜层上依次形成抗反射层和平整的第二光刻胶层；相对第一半导体器件图形位置进行偏移，将光掩模版上的掩模版半导体器件图形转移至第二光刻胶层上，形成第二光刻胶半导体器件图形；以第二光刻胶层为掩膜，刻蚀抗反射层至露出掩膜层，形成目标半导体器件图形；去除第二光刻胶层后，以抗反射及刻蚀阻挡复合层和抗反射层为掩膜，刻蚀掩膜层至露出半导体衬底；去除抗反射层和抗反射及刻蚀阻挡复合层，形成目标半导体器件。

可选的，所述抗反射及刻蚀阻挡复合层为硅和抗反射材料混合物。

可选的，所述抗反射及刻蚀阻挡复合层的厚度为300埃～500埃。

可选的，所述形成抗反射及刻蚀阻挡复合层的方法为旋涂法或化学气相沉积法。