[发明专利]电阻存储器、含有电阻存储器的集成电路的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种电阻存储器、含有电阻存储器的集成电路及其制作方法。

背景技术

当前，开发具有成本低，速度快，存储密度高，制造简单且与当前的互补金属氧化物(CMOS)半导体集成电路工艺兼容性好的新型存储技术受到世界范围的广泛关注。基于具有电阻开关特性的金属氧化物的电阻式随机存取存储器(RRAM)的内存技术是目前多家器件制造商开发的重点，因为这种技术可以提供更高密度、更低成本与更低耗电量的非易失性内存。RRAM的存储单元在施加脉冲电压后电阻值会产生很大变化，这一电阻值在断开电源后仍能维持下去。此外，RRAM具有抗辐照、耐高低温、抗强振动、抗电子干扰等性能。

文献“non-volatile resistive switching for advanced memory application”(AnChen，et，al.，IEDM Technical Digest，Dec.2005，Page 746)给出了一种电阻存储器结构，参考附图1所示，具有半导体衬底100，所述衬底内形成有包括源极110和漏极120以及位于半导体衬底100上横跨源极110和漏极120的栅极结构130，钨栓塞140和互连铜线150用于层间互连，160为所述电阻存储器的下电极，例如是金属钨，金属铜等，170为氧化所述下电极形成的电阻可变的存储介质例如氧化钨、氧化铜等材料，180为在存储介质170上形成的上电极，可以是Ti/TiN的双层结构，互连铜线或是互连铝线190用于层间互联。

并且，所述的电阻存储器的制作工艺通常是在介质层中形成下电极160，随后氧化所述的下电极材料，形成存储介质170，随后，在所述的存储介质170上形成光掩膜，曝光、显影所述光掩膜暴露出所述的存储介质170，在所述存储介质上沉积形成上电极180，最后，去除所述光掩膜，所述工艺在形成存储介质170之后，在存储介质170上进行了多次半导体制作工艺，会对存储介质170的界面结构造成不必要的损伤，影响所述的电阻存储器的性能。

而且，现有技术中，对于含有电阻存储器的集成电路，电阻存储器的形成工艺与集成电路中其它存储器的互连结构是分别单独进行的，因此，制作工艺复杂。

发明内容

有鉴于此，本发明解决的技术问题是提供一种含有电阻存储器的集成电路的制作工艺，同时制作所述的电阻存储器以及集成电路的其它存储器的互连结构。

本发明还提供一种电阻存储器。

本发明提供一种含有电阻存储器的集成电路的制作方法，包括：

提供半导体衬底以及位于半导体衬底上的层间介质层，所述半导体衬底和层间介质层包括核心器件区域和外围电路区域；

在核心器件区域的层间介质层内形成第一互连结构，在外围电路区域的层间介质层内形成第二互连结构，第一互连结构用于电连接核心器件区域的半导体器件，第二互连结构用于电连接外围电路区域的半导体器件；

在第一互连结构上形成第一介质层，在第二互连结构上形成第二介质层；

形成覆盖层间介质层以及第一介质层和第二介质层的第一导电层；

去除外围电路区域的第一导电层以及第二介质层，暴露出第二互连结构，在核心器件区域，去除层间介质层上的第一导电层，保留第一介质层上的第一导电层；

在第一导电层以及第二互连结构上分别形成第二导电层和第三导电层。

其中，去除外围电路区域的第一导电层以及第二介质层，暴露出第二互连结构，在核心器件区域，去除层间介质层上的第一导电层，保留第一介质层上的第一导电层的工艺步骤为：

形成位于核心器件区域并与第一介质层的位置对应的掩膜；

刻蚀第一导电层、第二介质层，直至暴露出第二互连结构；

去除所述掩膜。

其中，去除外围电路区域的第一导电层以及第二介质层，暴露出第二互连结构，在核心器件区域，去除层间介质层上的第一导电层，保留第一介质层上的第一导电层的工艺步骤为：

形成位于核心器件区域并与第一介质层的位置对应的掩膜；

刻蚀第一导电层至暴露出层间介质层；

去除所述掩膜；

去除外围电路区域的第二介质层。

其中，所述第一介质层为氧化形成所述第一互连结构的金属形成的具有二元电阻特性的介质薄膜，或者所述第一介质层为通过沉积工艺形成的具有二元电阻特性的介质薄膜。

所述第一导电层为金属铝或者氮化钛、氮化钽或者金属Pt。第一导电层的厚度为20nm至80nm。