[发明专利]一种抑制小信号干扰的铁电存储器存储阵列结构无效
| 申请号： | 200810104623.8 | 申请日： | 2008-04-22 |
| 公开（公告）号： | CN101271728A | 公开（公告）日： | 2008-09-24 |
| 发明（设计）人： | 任天令;吴昊;魏朝刚;贾泽 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22 |
| 代理公司： | 北京众合诚成知识产权代理有限公司 | 代理人： | 朱印康 |
| 地址： | 100084北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 抑制 信号 干扰 存储器 存储 阵列 结构 | ||
【权利要求书】：
1、一种抑制小信号干扰的铁电存储器存储阵列结构，其特征在于所述存储阵列结构由数行和数列存储单元组成，所述存储单元由两个NMOS晶体管NM1、晶体管NM2和铁电电容Cf组成，晶体管NM1的源极为所述存储单元的B端口，栅极为所述存储单元的G端口，其漏极与铁电电容Cf的一端相连；NM2的源极和漏极分别与铁电电容Cf相连，其栅极为所述单元的GB端口；Cf的一端与NM1漏极相连，另一端为所述存储单元的P端口，每个存储单元在横方向上与同行的存储单元之间共用数据信号线BL和极板信号线PL，在纵方向上与同列的存储单元之间共用控制信号线WL和WLB。
2、一种抑制小信号干扰的铁电存储器存储阵列结构，其特征在于，所述存储阵列结构由数行和数列存储单元组成，所述存储单元由一个NMOS晶体管NM和一个PMOS晶体管PM以及一个铁电电容Cf组成，NM的源极为所述存储单元的B端口，栅极为所述存储单元的G端口，其漏极与铁电电容Cf的一端相连；PM的源极和漏极分别与铁电电容Cf相连，其栅极与所述单元的G端口相连；Cf的一端与NM漏极相连，另一端为所述存储单元的P端口，每个存储单元在横方向上与同行的存储单元之间共用数据信号线BL和极板信号线PL，在纵方向上与同列的存储单元之间共用控制信号线WL。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810104623.8/1.html，转载请声明来源钻瓜专利网。
