[发明专利]一种耐高压的横向双扩散MOS晶体管

说明书

技术领域

本发明是关于微电子半导体器件领域中横向双扩散MOS晶体管，具体涉及一种适合高压电路或者是射频功率放大器电路的横向双扩散MOS晶体管。

背景技术

横向双扩散MOS晶体管(lateral double-diffused MOS transistor，LDMOS)，是一种轻掺杂漏的MOS器件。与普通MOS器件相比，LDMOS在漏端有一个较长的轻掺杂区，称为漂移区，通常这部分结构的掺杂浓度在10¹⁶cm^-3量级。LDMOS结构正是通过漂移区来承受较高的电压降。由于LDMOS技术具有简单、可靠、成熟的特点，以及良好的RF表现，同时由于LDMOS晶体管的制造工艺可以与现有的标准CMOS工艺完全兼容，所以易于实现与低压CMOS电路的大规模集成，降低制造成本。它可以应用于各种类型的功率电路。

随着射频集成电路的发展，射频器件在无线通讯如个人/家庭无线通讯设备，移动通讯设备甚至是军用雷达等方面，受到的关注越来越多，需求也越来越大。在射频电路的收发系统中，功率放大器是一个非常重要的部分。而功率放大器通常要求处理较大的信号，并要求稳定性好，这就要求电路的核心元件需要有很好的耐高压能力和可靠性。通常，这部分电路的核心器件需要采用特殊材料，工艺复杂，造价昂贵，而且不利于与其他电路的集成。因此，迫切需要一种工艺简单，造价低廉且易于集成的射频功率器件来满足市场的需求。横向双扩散场效应晶体管，通过在金属-氧化物-半导体场效应晶体管(MOSFET)的漏区附近加入低掺杂的漂移区域，能够降低器件中的最大电场，提高器件的耐高压能力，从而，在射频无线通讯系统，尤其是射频功率放大器中，LDMOS结构具有耐高压、器件性能稳定、线性度好等优势，也备受重视和应用。

因此，如何进一步优化横向双扩散MOS晶体管，提高器件耐高压性能，正是现在国际上LDMOS领域研究的难点和热点。

发明内容

本发明针对现有技术中的问题，提供了一种耐高压的横向双扩散MOS晶体管。

本发明的技术方案是：

一种耐高压的横向双扩散MOS晶体管，包括栅区、源区、漏区、体区、栅介质以及漂移区，所述漂移区位于体区和漏区之间，掺杂类型与体区相反，其特征在于，在所述漂移区内设有一绝缘介质区和一与漂移区掺杂类型相反的掺杂区，并且，所述掺杂区的掺杂浓度要比漂移区的掺杂浓度高，所述掺杂区靠近体区，而所述绝缘介质区靠近漏区。

所述掺杂区与所述漂移区的上表面齐平，所述绝缘介质区的上表面不低于所述漂移区的上表面，所述掺杂区和所述绝缘介质区的深度不超过所述漂移区的深度。

所述漂移区的横向长度值范围为10nm至50μm，其纵向深度值范围为10nm至10μm，其掺杂浓度取值范围在10¹²至10¹⁹cm^-3。

所述绝缘介质区，可以采用介电常数低于硅的材料，如氧化硅，氮化硅等或者由几种介质材料组成，其横向长度值范围为10nm至10μm，其纵向深度值范围为10nm至10μm。

所述掺杂区，其横向长度值范围为10nm至10μm，其纵向深度值范围为10nm至10μm，杂质浓度范围为10¹²至10²¹cm^-3。

与现有技术相比，本发明的有益效果是：

在漂移区中引入不同掺杂类型的掺杂区B，其目的在于，引入纵向内部电场，使漂移区的电流漂移区中的杂质耗尽，使漂移区的横向电场尽可能均匀，从而提高晶体管的击穿电压，或者使能够在保证击穿电压不变的情况下，通过增大漂移区的掺杂浓度，从而降低器件的开关电阻。在漂移区中引入绝缘介质区A的作用在于，通过引入不同的材料，使电场在漂移区中突变，并尽可能降低在漂移区的最大电场，尤其是漂移区与体区形成的PN结附近的电场。通过在漂移区中引入介电常数比硅材料低的绝缘介质区，能够使电场强度在绝缘介质区更大，电力线更集中，更多的漏端电势将降落在绝缘介质区，从而能够降低掺杂区的电场强度，也有利于提高器件的击穿电压。因此，在漂移区中同时引入绝缘介质区A和掺杂区B，有利于降低漂移区的有效深度，使电场更均匀，并且增大了漂移区的等效长度，这些作用都将有利于提高器件的耐电压特性。

附图说明