[发明专利]利用间隔物掩模的频率加倍

说明书

技术领域

本发明的实施例涉及半导体处理领域。更具体地，本发明的实施例涉及制造半导体器件的方法。

背景技术

在过去几十年中，集成电路中的特征的尺寸缩减已经成为日益增长的半导体工业的驱动力。将特征缩小到越来越小的尺寸可以增大半导体芯片的有限可用面积上的功能单元的密度。例如，缩减晶体管尺寸允许在微处理器上所包括的逻辑和存储器件的数量增加，从而可以制造具有更大复杂度的产品。

但是，尺寸缩减并非没有后果。随着微电子电路的基础构建块的尺寸被减小并且随着在给定区域中制造的基础构建块的绝对数量增大，对于用于图案化这些构建块的光刻工艺的约束变为压倒性的。具体地，在半导体叠层图案化的特征的最小尺寸(临界尺寸)和这些尺寸之间的间距之间可能存在制衡。图1A-1C示出了表示根据现有技术的常规半导体光刻工艺的剖视图。

参考图1A，光刻胶层104被提供在半导体叠层102上方。掩模或者光罩106被布置在光刻胶层104上方。光刻工艺包括将光刻胶层104暴露于具有特定波长的光(hv)，如图1A中的箭头所示。参考图1B，光刻胶层104随后被显影，以在半导体叠层102上方提供图案化的光刻胶层108。就是说，光刻胶层104的经曝光的部分现在被去除。图案化的光刻胶层108的每一个特征的宽度由宽度“x”表示。各个特征之间的间距由间距“y”表示。通常，对于具体光刻工艺的限制将提供临界尺寸等于特征之间的间距(即，x＝y)的特征，如图1B所示。

参考图1C，特征的临界尺寸(即，宽度“x”)可以被减小，以在半导体叠层102上方形成图案化的光刻胶层110。可以通过在图1A中所示的光刻操作过程中过度曝光光刻胶层104或者通过随后修饰图1B中的图案化的光刻胶层108来缩减临界尺寸。但是，这样的临界尺寸的减小付出的代价是特征之间的间距增大，如图1C中的间距“y”所示。就是说，在图案化的光刻胶层110中的各个特征的最小可实现尺寸和各个特征之间的间距之间可能存在制衡。

因此，本文描述了用于将半导体光刻工艺的频率加倍的方法。

发明内容

附图说明

在附图中，作为示例而非限制示出了本发明的实施例。

图1A-1C示出了表示根据现有技术的常规半导体光刻工艺的剖视图。

图2示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法。

图3A-3H示出了表示根据本发明实施例的依据图2的流程图的一系列工艺当应用到半导体叠层时的剖视图和顶视图。

图4A-4B示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法的顶视图。

图5A-5D示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法的剖视图。

图6A-6B示出了根据本发明实施例的间隔物掩模制造工艺的示例性方法的顶视图。

具体实施方式

下面将描述用于将半导体光刻工艺的频率加倍的方法。在下面的描述中，为了提供对本发明的完全理解，阐述了大量的具体细节，例如制造条件和材料配方。然而，对于本领域技术人员来说明显的是，在没有这些具体细节的情况下也可以实现本发明。在其他实例中，没有详细描述诸如集成电路设计布局或者光刻胶显影工艺之类的公知特征，以便不无谓地模糊本发明。此外，应该理解，附图中所示的各种实施例是示例性表示，不必按比例进行绘制。

在一个实施例中，提供了用于制造半导体掩模的方法。可以首先提供具有牺牲掩模和间隔物掩模的半导体叠层。在一个实施例中，牺牲掩模包括一系列的线，间隔物掩模具有与上述一系列的线的侧壁相邻的间隔物线。然后，间隔物掩模被修剪以提供经修剪的间隔物掩模，并且在修剪间隔物掩模之后，去除牺牲掩模。在具体实施例中，间隔物掩模通过首先将间隔物层沉积在半导体叠层上方来形成，并且与牺牲掩模共形。间隔物层被刻蚀，以提供具有与牺牲掩模的一系列线的侧壁相邻的间隔物线的间隔物掩模，并暴露牺牲掩模的顶表面。然后，在间隔物掩模上沉积和图案化光刻胶层，以暴露间隔物掩模的一部分。间隔物掩模的暴露部分被刻蚀，以修剪间隔物掩模。最后，牺牲掩模被去除，仅仅留下经修剪的间隔物掩模。