[发明专利]降低应力的介电层结构及其制造方法无效
| 申请号: | 200810097611.7 | 申请日: | 2008-05-21 |
| 公开(公告)号: | CN101587873A | 公开(公告)日: | 2009-11-25 |
| 发明(设计)人: | 陆颂屏;黄昆永;刘国雄;陈孟祺 | 申请(专利权)人: | 福葆电子股份有限公司 |
| 主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L21/60 |
| 代理公司: | 北京申翔知识产权代理有限公司 | 代理人: | 周春发 |
| 地址: | 台湾省新竹市科学工*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 降低 应力 介电层 结构 及其 制造 方法 | ||
1、一种降低应力的介电层结构,该集成电路组件上设有焊垫以及一护层以及第一介电层,该护层覆盖于集成电路组件表面,而第一介电层则覆盖于护层表面,且护层以及第一介电层并暴露该焊垫,而第一介电层上并设有与焊垫连接的重配置焊垫;其特征在于:
该第一介电层形成有至少二个穿槽,使该第一介电层形成复数不连续的区块。
2、如权利要求1所述降低应力的介电层结构,其中该护层设有第一窗口以将焊垫露出,该第一介电层亦设有第二窗口以将焊垫露出,该第一、第二窗口上下重叠,窗口尺寸大小可相同或不相同。
3、如权利要求1所述降低应力的介电层结构,其中该重配置焊垫上进一步设有一第二介电层。
4、如权利要求3所述降低应力的介电层结构,其中该第二介电层形成有至少二个穿槽,使该第二介电层形成复数不连续的区块,而该第二介电层设有第三窗口以将重配置焊垫露出。
5、如权利要求3所述降低应力的介电层结构,其中该第一介电层的各穿槽与第二介电层的各穿槽为错位配置而非位于上下重叠的位置。
6、如权利要求5所述降低应力的介电层结构,其中该第一介电层的各穿槽位于该第二介电层的各区块的下方重叠区域位置;或者该第二介电层的各穿槽则可位于第一介电层的各区块的上方重叠区域位置。
7、一种降低应力介电层结构的制造方法,其至少包含有下列步骤:
a、提供一具有焊垫的集成电路组件,该集成电路组件上并设有一可暴露该焊垫的护层;
b、于集成电路组件上形成可暴露该焊垫的第一介电层,且该第一介电层形成有至少二个穿槽,使该第一介电层形成复数不连续的区块;
c、于该第一介电层上形成与焊垫连接的重配置焊垫。
8、如权利要求7所述降低应力介电层结构的制造方法,其中该步骤b包含下列步骤:
b-1、于集成电路组件上覆盖介电材料层;
b-2、提供一光罩,该光罩相对于焊垫处形成开口区,而异于该开口区则形成有复数以间隙区隔的分割图案;
b-3、进行微影制程,使该介电材料层相对于光罩形成可将焊垫露出的第二窗口,以及复数以穿槽分隔且不连续的区块;
b-4、加热熟化以形成第一介电层。
9、如权利要求7所述降低应力介电层结构的制造方法,其中该步骤c后更包含有下列步骤:
d、于该重配置焊垫形成可暴露该重配置焊垫的第二介电层,且该第二介电层形成有至少二个穿槽,使该第二介电层形成复数不连续的区块。
10、如权利要求9所述降低应力介电层结构的制造方法,其中该步骤d包含下列步骤:
d-1、于重配置焊垫上覆盖介电材料层;
d-2、提供一光罩,该光罩相对于重配置焊垫处形成开口区,而异于该开口区则形成有复数以间隙区隔的分割图案;
d-3、进行微影制程,使该介电材料层相对于光罩形成可将重配置焊垫露出的第三窗口,以及复数以穿槽分隔且不连续的区块;
d-4、加热熟化以形成第二介电层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福葆电子股份有限公司,未经福葆电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810097611.7/1.html,转载请声明来源钻瓜专利网。





