[发明专利]减少镀膜的缺陷数的制造半导体器件的方法

说明书

技术领域

本发明涉及一种制造半导体器件的方法。具体地，本发明涉及一 种通过其包括电镀膜的布线或通孔中的缺陷数得以减少的制造半导体 器件的方法。

背景技术

在近来的半导体器件中，器件的性能受限于布线中信号传播的延 迟。布线中的时延常数由布线电阻和布线间的电容的乘积表示。为了 降低布线电阻以加速器件的运行，通常使用Cu作为布线材料，因为Cu 具有小的电阻率。

此外，近年来，随着高集成度的要求，通过降低器件特征，Cu布 线宽度也已经变窄。因此，布线层中的缺陷不仅引起布线电阻的增加， 而且会导致断路，严重地影响半导体器件的可靠性。为此，形成具有 很少缺陷的高质量Cu布线层是重要的。

Cu多层互连通常通过镶嵌方法形成。所述镶嵌方法包括衬底上的 绝缘膜(诸如层间绝缘膜)的膜成形过程，凹陷(就布线层而言是布 线槽，或者就通孔而言是通路孔)的成形步骤，隔离金属膜成形步骤， 称为Cu籽晶的Cu薄膜的膜成形步骤，通过Cu薄膜用作在电镀中的阴极 电极的Cu膜成形的嵌入步骤，通过沉积在凹陷外的隔离金属和Cu的化 学机械抛光(CMP)的去除步骤以及隔离绝缘膜成形步骤。此处，通 常在电镀中，设置在电镀液中的Cu电极被用作阳极，而在衬底上形成 的籽晶层被用作阴极。

由于通过电镀形成的Cu层的截面形状和膜质量取决于电镀电流 值，为了获得平滑的截面形状和良好的膜质量，电镀中的电流分布控 制变得重要。一般地，制造半导体器件的方法中的电镀步骤概略地划 分成填充宽度窄于大约0.3μm的精细图案的步骤(在下文中，填充步骤) 和填充宽布线并在场上形成膜的步骤(在下文中，场膜成形步骤)。 当像日本专利特开No.2001-217208，插入用于表面平面化的施加反向偏 置的步骤时，随后的膜成形步骤是场膜成形步骤。注意，反向偏置意 思是偏置方向与生长电镀膜的方向相反。

对于在场膜成形步骤的电流值，通常使它高于在填充步骤的电流 值，例如，美国专利No.6140241和美国专利No.6319831-B1分别公开。 此外，为了提高凹陷中的电镀膜的平滑属性，通过在两个步骤之间插 入反向偏置以将凹陷中的促进剂扩散到电镀液中，并使随后的电镀沉 积速度一致的提高平滑属性的方法分别在日本专利特开 No.2003-268590、2004-270028和2001-217208中公开。

此外，在日本专利特开No.11-238703中公开了通过在填充步骤或 场膜成形步骤轮流多次施加反向偏置和正向偏置而从衬底表面去除抑 制剂，并抑制侵蚀或凹形变形生成的方法。

然而，上述文献中描述的传统技术在如下方面仍有改进的空间。

尽管通过插入反向偏置作为平面化步骤防止在CMP步骤中的侵蚀 等，但是传统技术具有在CMP步骤之后在电镀膜中仍存在许多缺陷的 课题。此处，缺陷是指Cu布线层和通孔中的凹陷和切屑。这种缺陷对 半导体器件的可靠性具有不利影响。当本发明者专心调查了上述问题 时，发现在电镀中场膜成形步骤的电流分布影响CMP之后诸如Cu层的 电镀膜中的缺陷数。如上所述，在场膜成形步骤的电流分布仅在日本 专利特开No.11-238703中公开，通过在日本专利特开No.2003-268590、 2004-270028、11-238703、2001-217208，美国专利No.6140241和美国 专利No.6319831-B1中描述的方法，在CMP之后缺陷仍很多。

也就是说，在日本专利特开No.2003-268590、2004-270028、 11-238703、2001-217208中，将一次或多次的反向偏置插入到填充步骤 和场膜成形步骤之间。从而，尽管图案的平滑属性可以提高，但是在 CMP之后电镀膜中仍存在许多缺陷。尽管在日本专利特开 No.2004-270028中同样将反向偏置插入填充步骤和场膜成形步骤之间 一次，但是在CMP之后电镀膜中存在许多缺陷的课题仍存在。