[发明专利]具有电压的可转换电源组的SRAM

说明书

优先权声明

本申请要求专利序列号为60/901,370，申请日为2007年2月15日的 美国临时申请的权益，其公开内容包含在此作为参考。

技术领域

本发明涉及用于集成电路存储器的电源，更特别涉及依赖于激活和待 机模式操作来接收电压的可转换电源组的存储器。

背景技术

作为参考的附图1是标准六晶体管静态随机存取存储器(SRAM)存 储单元10的示意图。存储单元10包括两个交叉耦合的CMOS反相器12 和14，每个反相器包括串行连接的p沟道和n沟道晶体管对。反相器12 和14的输入和输出被耦合以构成具有实节点16和补充节点18的锁存电 路。存储单元10进一步包括两个传输(传输门)晶体管20和22，晶体 管20和22的栅极端子被字线(WL)控制。晶体管20连接于实节点16 和真位线(BLT)之间。晶体管22连接于补充节点18和补充位线(BLC) 之间。每一个反相器12和14中的P沟道晶体管的源极端子被耦合以在 高电压V_H节点接收高电压，而每一个反相器12和14中的n沟道晶体管 的源极端子被耦合以在低电压V_L节点接收低电压。高电压V_H和低电压 V_L均包括用于存储单元10的电压的电源组。通常，高电压V_H是正电压 (例如，1.5V)并且低电压V_L是地电压(例如，0V)。在包括SRAM存 储单元10的集成电路中，该电压的电源组可以在集成电路的引脚被接收， 或者可以替代的在芯片上由电压转换电路产生，该电压转换电路接收一 些其它的从芯片引脚接收的电压组。电压V_H和V_L的电源组通常在存储 单元/集成电路是可操作的时间总是被应用到SRAM存储单元10。

当前作为参考的附图2是静态随机存取存储器(SRAM)阵列30的 方块图。阵列30包括排列成矩阵形式的多个SRAM存储单元10。包括 在阵列30中的存储单元10的数目可以依电路设计者的需要来进行大幅 改变。电压的电源组的高电压V_H和低电压V_L被应用于阵列30，并且以 本领域技术人员所熟知的方式散布到阵列中所包含存储单元10的单独存 储单元中(如附图1中所示的，应用到p沟道和n沟道晶体管的源极端 子)。

当前作为参考的附图3是静态随机存取存储器(SRAM)阵列40的 方块图。阵列40由排列成矩阵形式的多个存储器区块42组成。包括在 阵列40中的区块42的数量可以依电路设计者的需求来进行大幅改变。 每一个区块42包括也排列成矩阵形式的多个SRAM存储单元10。包括 在区块42中的存储单元10的数量可以依电路设计者的需求来进行大幅 变化。电压的电源组的高电压V_H和低电压V_L被应用于阵列40，并且采 用电源分布网以本领域技术人员所熟知的方式散布到阵列中的每一个区 块42。随后电源被传送给每一个区块42内部所包含存储单元10的单独 的存储单元上(如附图1中所示的，应用到p沟道和n沟道晶体管的源 极端子)。

随着集成电路(IC)工业从高性能以及常见的高功耗设备转变为在使 用现有制造工艺情况下的能量更有效的设备，需要新的低电源设计技术。 特定的，在一些电池供电的设备中，最大速度对于最小功耗来说是次要 的考虑因素。

为了在静态随机存取存储器(SRAM)中保持数据，电源必须被应用 于存储单元。如果电源从存储单元上移除，那么存储于其中的数据就会 丢失。电源被应用到存储单元之上的大多数时间，在读或者写操作(激 活的读/写模式)的情况之间功率被消耗于待机或者等待模式是很有可能 的。在本领域中，当SRAM存储单元在待机等待被写入或者读取时，有 必要考虑减少功耗的方式。当存储器从电池电源被加电时，以及当阵列 的尺寸变得非常大时，这一点是特别需要考虑的。

研发晶片制造工艺，以生产具有电子特性的最佳平衡的集成电路。其 目标是在最低可能的功耗时具有高性能。一些应用需要这种平衡更多的 转向于更高的性能，而其它应用需要这种平衡更多的转向更低的功耗。 本领域中已知的其它参数由电路设计者考虑，以确定集成电路的特性。