[发明专利]具有电压的可转换电源组的SRAM

权利要求书

1.一种存储电路，包括：

存储单元，具有高电源电压节点和低电源电压节点；

第一电源多路复用电路，具有第一输入，用于接收第一高电源电压； 和第二输入，用于接收第二高电源电压，该第二高电源电压小于该第一 高电源电压，该第一电源多路复用电路响应于第一控制信号，其中如果 该第一控制信号指示所述存储单元处于激活的读或写模式，则该第一电 源多路复用电路将该第一高电源电压应用到该高电源电压节点，并且如 果该第一控制信号指示所述存储单元处于待机的非读或非写模式，则将 该第二高电源电压应用到该高电源电压节点；

第二电源多路复用电路，具有第一输入，用于接收第一低电源电压； 和第二输入，用于接收第二低电源电压，该第二低电源电压大于该第一 低电源电压，该第二电源多路复用电路响应于第二控制信号，其中如果 该第二控制信号指示所述存储单元处于激活的读或写模式，则该第二电 源多路复用电路将该第一低电源电压应用到该低电源电压节点，并且如 果该第二控制信号指示所述存储单元处于待机的非读或非写模式，则将 该第二低电源电压应用到该低电源电压节点。

2.权利要求1中的电路，其中该电路是集成电路。

3.权利要求1中的电路，其中该存储单元是存储单元阵列中的一个 单元。

4.一种存储电路，包括：

存储单元阵列，该阵列具有高电源电压节点和低电源电压节点；

依赖于该阵列的操作模式，选择性地将第一组电压和第二组电压中之 一应用到该阵列的该高和低电源电压节点的电路；

其中如果该阵列当前处于激活的读或写模式，则该电路选择性地将该 第一组电压应用到该高和低电源电压节点；以及

其中如果该阵列当前处于待机的非读或非写模式，则该电路选择性地 将该第二组电压应用到该高和低电源电压节点，

其中该第二组电压中的低电压高于该第一组电压中的低电压，并且其 中该第二组电压中的高电压小于该第一组电压中的高电压。

5.权利要求4中的电路，其中该电路是集成电路。

6.权利要求4中的电路，其中选择性地应用的该电路包括多路复用 电路，该多路复用电路包括：

第一电源多路复用电路，具有第一输入，用于在该第一组中接收第一 高电源电压；以及第二输入，用于在该第二组中接收第二高电源电压； 以及

第二电源多路复用电路，具有第一输入，用于在该第一组中接收第一 低电源电压，以及第二输入，用于在该第二组中接收第二低电源电压。

7.权利要求6中的电路：

其中该第一电源多路复用电路响应于阵列操作的模式信号，如果当前 处于该激活模式，则该第一电源多路复用电路将该第一高电源电压应用 到该高电源电压节点，并且如果当前处于该待机模式，则将该第二高电 源电压应用到该高电源电压节点；以及

其中该第二电源多路复用电路响应于该阵列操作的模式信号，如果当 前处于该激活模式，则该第二电源多路复用电路将该第一低电源电压应 用到该低电源电压节点，并且如果当前处于该待机模式，则将该第二低 电源电压应用到该低电源电压节点。

8.权利要求4中的电路，其中该电路是包括多个存储器区块的集成 电路存储器，每一个区块包括存储单元阵列和选择性地应用的电路，进 一步包括：

地址译码器电路，其译码存储器中的地址并且选择与该译码的地址相 关的该区块中的一个区块，该地址译码器电路为每一个区块产生模式控 制信号，用于该选择的区块的该模式控制信号具有激活的读或写模式状 态，并且用于非选择的区块的该模式控制信号具有待机的非读或非写状 态；

其中为每一个区块选择应用的电路响应于模式控制信号，即，如果处 于该激活的读或写模式状态，则将该第一组电压应用到该高和低电源电 压节点，以及如果处于该待机的非读或非写状态，则将该第二组电压应 用到该高和低电源电压节点。