[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明有关于一种半导体装置及其制造方法，且特别是有关于一种经过氮化处理的半导体装置及其制造方法。

背景技术

随着数字电子时代的来临，对于数据存储媒体的需求也日益殷切，因此对于能够以便宜成本生产大量存储媒体的半导体技术也不断寻求改良的方式。

在以半导体技术所生产的数据存储媒体中，以不需要电力即可维持数据存储状态的非易失性存储器(Non-Volatile Memory，NVM)应用范围最为广泛。非易失性存储器可区分为一次写入存储器，例如计算机的基本输出入系统(Basic Input/Output System，BIOS)及屏蔽式只读存储器(Mask Read-Only Memory，MROM)；以及可重复写入的存储器，例如闪存(flash memory)。一次写入存储器是于工艺中将数据刻录在存储器的线路中，一旦存储器制造完成之后，仅能读取其中的数据，无法进行数据的更新或删除。而可重复写入的存储器可利用提供电压的方式来进行编程(programming)、擦除(erasing)或读取(reading)等动作，也就是说可重复写入的存储器可以依照使用者需求，随时进行数据的更新。鉴于可重复写入的存储器使用上的便利性，许多消费性电子产品都利用此种存储器来当作储存问题的解决方案。

目前非易失性存储器的存储单元(cell)常应用所谓的金氧半(Metal-Oxide-Semiconductor，MOS)结构，主要是由栅极堆栈(gatestack)、电荷储存层以及衬底组成，并且于栅极堆栈两侧的衬底上具有漏极区以及源极区。藉由施加不同电压于存储器的栅极、漏极、源极与衬底来产生强大电场，藉以移除或累积载子于电荷储存层中，以此方式改变存储器中所储存的数据。在擦除操作下，是移除储存在电荷捕捉层中的载子；在编程操作下，载子是累积于电荷捕捉层中。

目前习用的非易失性存储器中，是整合存储单元区域(cell region)以及周边区域(peripheral region)的电路，其中周边区域一般配置有例如是互补金属氧化物半导体(CMOS)的逻辑元件。由于存储单元具有较高的工艺复杂度，且常具有无法兼容于CMOS工艺的缺点，使得存储器的工艺步骤无法有效简化，同时工艺时间及成本亦无法有效缩减。

发明内容

有鉴于此，本发明的主要目的在于提供一种半导体装置及其制造方法，利用一整合工艺同时于衬底上形成包括有第一氧化层的逻辑元件以及包括有第二氧化层的非易失性存储元件。且逻辑元件以及非易失性存储元件中的氮原子分别具有不同的分布方式，藉以改善逻辑元件的栅极氧化层强度、提升逻辑元件耐受性以及增进非易失性存储元件的数据保存特性。除此之外，更藉由整合的工艺来简化工艺复杂度，进而缩减工艺成本以及工艺时间。

根据本发明的一方面，提出一种半导体装置的制造方法。首先，形成一第一氧化层及一氮化层于一衬底上。衬底具有一第一区域及一第二区域，氮化层中包含有氮原子。其次，氧化氮化层，氮化层中一部分的氮原子移动至第一氧化层及衬底中。氮化层的上部转化为一上氧化层。接着，移除对应于第二区域的上氧化层、氮化层及第一氧化层。再来，成长一第二氧化层于第二区域的衬底上，第二氧化层中包含有氮原子。

根据本发明的另一方面，再提出一种半导体装置，包括一衬底、一第一氧化层以及一第二氧化层。衬底具有一第一区域及一第二区域。第一氧化层设置于衬底上，并且对应于第一区域。第二氧化层设置于衬底上，并且对应于第二区域。第一氧化层中具有一第一部分的氮原子，衬底具有一第二部份的氮原子位于衬底中邻近于衬底及第一氧化层的接面处，第二氧化层中具有一第三部份的氮原子。

为让本发明的上述内容能更明显易懂，下文特举较佳的实施例，并配合所附图式，进一步作详细说明。

附图说明

图1绘示依照本发明较佳实施例的半导体装置的制造方法的流程图；

图2A至图2I分别绘示依照图1的制造方法步骤的半导体装置的剖面图；以及

图3绘示依照本发明较佳实施例的半导体装置的剖面图。

【主要元件符号说明】

10：衬底

10a：上表面

21：第一氧化层

22：第二氧化层

30：氮化层

32：上氧化层

40：氮原子

50：刻蚀阻挡层

60：多晶硅层

100：半导体装置

R1：第一区域

R2：第二区域

具体实施方式