[发明专利]半导体装置、静态存储单元、半导体存储电路

权利要求书

1.一种半导体装置，包括：

衬底，具有第一有源区、第二有源区、第三有源区和第四有源区；

第一上拉晶体管，位于所述第二有源区内，所述第一上拉晶体管具有耦接到电压源的源极和漏极；

第一下拉晶体管，位于所述第一有源区内，所述第一下拉晶体管具有耦接到接地点的源极、漏极以及栅极，其中所述第一下拉晶体管的漏极耦接到所述第一上拉晶体管的漏极；

第二上拉晶体管，位于所述第三有源区内，所述第二上拉晶体管具有耦接到所述电压源的源极、漏极和栅极；

第二下拉晶体管，位于所述第四有源区内，所述第二下拉晶体管具有耦接到所述接地点的源极、漏极和栅极，其中所述第二下拉晶体管的漏极耦接到所述第二上拉晶体管的漏极，所述第一上拉晶体管的漏极和所述第一下拉晶体管的漏极耦接到所述第二上拉晶体管的栅极和所述第二下拉晶体管的栅极，而所述第二上拉晶体管的漏极和所述第二下拉晶体管的漏极耦接到所述第一上拉晶体管的栅极和所述第一下拉晶体管的栅极；

第一位线和第一互补位线；

第二位线和第二互补位线；

第一通过栅晶体管，位于所述第一有源区内，所述第一通过栅晶体管具有第一β值、耦接到所述第一位线的源极、漏极和栅极，其中所述第一通过栅晶体管的漏极通过所述第一有源区耦接到所述第一下拉晶体管的漏极；

第二通过栅晶体管，位于所述第四有源区内，所述第二通过栅晶体管具有第二β值、耦接到所述第一互补位线的源极、漏极和栅极，其中所述第二通过栅晶体管的漏极通过所述第四有源区耦接到所述第二下拉晶体管的漏极；

第三通过栅晶体管，位于所述第一有源区内，所述第三通过栅晶体管具有第三β值、耦接到所述第二位线的源极、漏极和栅极，其中所述第三通过栅晶体管的漏极通过所述第一有源区耦接到所述第一下拉晶体管的漏极，所述第三通过栅晶体管的所述第三β值与所述第一β值不同；以及

第四通过栅晶体管，位于所述第四有源区内，所述第四通过栅晶体管具有第四β值、耦接到所述第二互补位线的源极、漏极和栅极，其中所述第四通过栅晶体管的漏极通过所述第四有源区耦接到所述第二下拉晶体管的漏极，所述第四通过栅晶体管的所述第四β值与所述第二β值不同。

2.如权利要求1所述的半导体装置，其中所述第一β值小于所述第三β值，所述第二β值小于所述第四β值。

3.如权利要求1所述的半导体装置，还包括：第一字线，所述第一字线耦接到所述第一通过栅晶体管的栅极、所述第二通过栅晶体管的栅极、所述第三通过栅晶体管的栅极和所述第四通过栅晶体管的栅极。

4.如权利要求1所述的半导体装置，还包括：耦接到所述第一通过栅晶体管和所述第二通过栅晶体管的第一字线，和耦接到所述第三通过栅晶体管和所述第四通过栅晶体管的第二字线，且所述第一有源区具有第一宽广区及从所述第一宽广区延伸出来的两个突出区，从所述第一宽广区延伸出来的所述两个突出区大体上与所述第二有源区的长轴平行，而所述第四有源区具有第二宽广区及从所述第二宽广区延伸出来的两个突出区，从所述第二宽广区延伸出来的所述两个突出区大体上与所述第三有源区的长轴平行。