[发明专利]集成电路封装件及其制造方法

说明书

技术领域

本发明是有关于一种集成电路封装件及其制造方法，且特别是有关于一种具堆栈管芯的结构的集成电路封装件及其制造方法。

背景技术

现今，电子产品的开发设计有着重于轻薄短小、多功能与高速度的趋势。因此，在电子封装产业积极的投入与研发后，各种型式的封装技术与产品相继问世。电子封装产业除了以支持电子产品的开发需求为使命之外，如何不断地提高各式封装产品的输入/输出(I/O)的密集度、降低生产成本、增加生产效率，来使产品更具有优势与竞争力，实乃其所致力的目标之一。

在各种型式的封装技术与产品中，近年来四侧无引脚扁平(QFN)封装技术已成为开发与应用的重心之一。QFN封装采用微型引线框架(microlead-frame)，其具有与芯片尺寸封装(chip size package，CSP)相似的优点，就是不必从四侧引出接脚，可以节省大量的空间。但QFN封装产品，是可以不使用锡球作为接脚，而能直接地使用底部外露的接垫(contact pad)来作为接脚。

此外，QFN封装产品具备优越的散热性与电性特性。在散热性方面，由于QFN封装产品的底部更可以部分地外露出管芯座(die pad)，故可以提供更多的散热路径。在电性特性方面，QFN封装产品的接垫导电路径较短，自感系数及内部布线电阻较低，且寄生电感和电容较小。因此，QFN封装技术与产品能在近年来的应用快速地增长。

发明内容

本发明是有关于一种集成电路封装件，除了具备优越的散热性与电性特性之外，更兼具堆栈管芯的结构，使封装件电性结构具有更多的功能，且不浪费空间。此外，在制造方法上，是在模块形成后，才以蚀刻金属板的下表面的方式，形成互相电性隔离的管芯座与接垫，使得生产制程更为简便，而具有低成本、易制造的优点。

本发明提出一种集成电路封装件，其包括一管芯座、数个第一接垫、数个第二接垫、一第一管芯、一第二管芯及一模块。第一接垫与第二接垫是邻近于管芯座的至少一侧，并分成两列地沿着管芯座的至少一侧排列。第一接垫位于内侧，第二接垫位于外侧。管芯座、第一接垫与第二接垫为互相电性隔离。第一管芯固定于管芯座上，并以打线的方式电性连接至第一接垫。第二管芯固定于第一管芯上，并以打线的方式电性连接至第二接垫。模块覆盖住第二管芯、第一管芯、管芯座、第一接垫与第二接垫，并且模块的下表面是外露出管芯座的底部、第一接垫的底部及第二接垫的底部。

本发明更提出一种集成电路封装件的制造方法，其包括下列步骤。首先，图案化一金属板的一上表面，以于上表面定义出一第一区域、数个第二区域及数个第三区域。此些第二区域与此些第三区域是邻近于第一区域的至少一侧，并且分成两列地沿着第一区域的至少一侧排列。第二区域位于内侧，第三区域位于外侧。接着，固定一第一管芯于第一区域的金属板上。然后，固定一第二管芯于第一管芯上。接着，以打线的方式，将第一管芯电性连接至第二区域的金属板。然后，以打线的方式，将第二管芯电性连接至第三区域的金属板。接着，形成一模块于上表面，以覆盖住第二管芯、第一管芯及金属板的上表面。之后，蚀刻至少部分的金属板的一下表面，以使金属板于第一区域、此些第二区域及此些第三区域分别形成互相电性隔离的一管芯座、数个第一接垫与数个第二接垫。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示依照本发明第一实施例的集成电路封装件的仰视图。

图2绘示依照本发明第一实施例的集成电路封装件的侧视图。

图3绘示依照本发明第二实施例的集成电路封装件的侧视图。

图4A～4E分别绘示一种制造第一实施例的集成电路封装件的示意图。

图5A～5F分别绘示另一种制造第一实施例的集成电路封装件的示意图。

图6A～6F分别绘示一种制造第二实施例的集成电路封装件的示意图。

主要组件符号说明

100、200：封装件

110、210：管芯座

120、220：第一接垫

130、230：第二接垫

140、240：第一管芯

150、250：第二管芯

160、260：模块

160a、260a：模块下表面

270：锡球

400：金属板

400a：金属板上表面

400b：金属板下表面

d1、d2：厚度

r1、r2、r3：区域

具体实施方式